LMK00308SQE/NOPB

LMK00308 是一款3GHz，8 路输出差动扇出缓冲器，用于高频、低抖动时钟/数据分配和电平转换。可从两个通用输入或一个晶振输入中选择输入时钟。所选择的输入时钟被分配到4 个差分输出和1 个LVCMOS 输出的2 个组。两个差分输出组可被独立配置为LVPECL，LVDS 或HCSL 驱动器，或者被禁用。LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。LMK00308 由一个3.3V 内核电源和3 个独立的3.3V/2.5V 输出电源供电运行。

LMK00308 提供高性能、多用途和电源效率，这使得它成为在增加系统中的时序余裕的同时替代固定输出缓冲器器件的理想选择。

The LMK00308 is an 8-output differential clock fanout buffer with low additive jitter that can operate up to 3.1 GHz. It features a 3:1 input multiplexer with an optional crystal oscillator input, two banks of 4 differential outputs with multi-mode buffers (LVPECL, LVDS, HCSL, or Hi-Z), one LVCMOS output, and 3 independent output buffer supplies. The input selection and output buffer modes are controlled via pin strapping. The device is offered in a 40-pin WQFN package and leverages much of the high-speed, low-noise circuit design employed in the LMK04800 family of clock conditioners.

The LMK00308 has a 3.3 V core power supply (VCC) and 3 independent 3.3 V/2.5 V output power supplies (VCCOA, VCCOB, VCCOC). Output supply operation at 2.5 V enables lower power consumption and output-level compatibility with 2.5 V receiver devices. The output levels for LVPECL (VOH, VOL) and LVCMOS (VOH) are referenced to the respective Vcco supply, while the output levels for LVDS and HCSL are relatively constant over the specified Vcco range.

• 3：1 输入多路复用器
• 两个通用输入运行频率高达3.1GHz，并且接受低电压正射极耦合逻辑(LVPECL)，低压差分信令(LVDS)，电流模式逻辑(CML)，短截线串联端接逻辑(SSTL)，高速收发器逻辑(HSTL)，主机时钟信号电平(HCSL) 或单端时钟
• 一个晶振输入可接受10 至40MHz 的晶振或单端使能时钟
• 每组具有4 个差分输出的2 个组
• LVPECL，LVDS，HCSL 或高阻抗(Hi-Z)（每个组可选）
• LMK03806 时钟源为156.25MHz 时，LVPECL 附加抖动：20fs RMS (10kHz - 1MHz)；51fs RMS (12kHz - 20MHz)
• 高电源抑制比(PSRR)：156.25MHz 时为 -65/-76dBc (LVPECL/LVDS)
• 具有同步使能驶入的LVCMOS 输出
• 由引脚控制的配置
• Vcc 内核电源：3.3V±5%
• 3 个独立的Vcco 输出电源：3.3V/2.5V±5%
• 工业温度范围：-40°C 至 +85°C
• 40 接线超薄型四方扁平无引线(WQFN) 封装(6mm x 6mm)

• 针对模数转换器(ADC)，数模转换器(DAC)，多千兆以太网，XAUI，光纤通道，SATA/SAS，SONET/SDH，通用公共无线接口(CPRI)，高频背板的时钟分配和电平转换
• 交换机、路由器、线路接口卡、定时卡
• 服务器，计算，快速PCI (PCIe 3.0)
• 射频拉远单元和基站单元