MT55L512L18FT-12

美光（Micron）零总线反转（ZBT）静态随机存取存储器（SRAM）系列采用高速、低功耗的CMOS设计，运用先进的CMOS工艺。美光的8Mb ZBT SRAM将512K x 18、256K x 32或256K x 36的SRAM内核与先进的同步外围电路以及2位突发计数器集成在一起。这些SRAM针对100%的总线利用率进行了优化，消除了从读操作到写操作或从写操作到读操作转换时的任何反转周期。所有同步输入都通过由正边沿触发的单时钟输入（CLK）控制的寄存器。同步输入包括所有地址、所有数据输入、芯片使能（CE#）、用于轻松扩展深度的两个额外芯片使能（CE2、CE2#）、周期开始输入（ADV/LD#）、同步时钟使能（CKE#）、字节写使能（BWa#、BWb#、BWc#和BWd#）以及读/写（R/W#）。异步输入包括输出使能（OE#，为最小化控制信号可将其接地）、时钟（CLK）和休眠使能（ZZ，若未使用可将其接地）。还有一个突发模式引脚（MODE），用于在交错和线性突发模式之间进行选择。如果不使用突发模式，MODE可接高电平、低电平或不连接。直通数据输出（Q）由OE#使能。写周期的宽度可以为1到4个字节，由写控制输入控制。所有读、写和取消选择周期都由ADV/LD#输入启动。后续的突发地址可以由突发推进引脚（ADV/LD#）控制在内部生成。突发模式的使用是可选的。允许为每个单独的读和写周期提供一个地址。突发周期在从基地址进行第四次访问后循环。为了实现数据总线的连续100%使用，直通ZBT SRAM使用延迟写周期。地址和写控制在片上进行寄存，以简化写周期，这允许自定时写周期。各个字节使能允许写入各个字节。美光的8Mb ZBT SRAM由+3.3V VDD电源供电，所有输入和输出都与LVTTL兼容。用户可以选择3.3V或2.5V的I/O版本。该器件非常适合需要高带宽和零总线反转延迟的系统。

• 高频且总线利用率达100%
• 快速周期时间：10ns、11ns和12ns
• 单一+3.3V ± 5%电源（VDD）
• 独立的+3.3V或+2.5V隔离输出缓冲电源（VDDQ）
• 先进的控制逻辑，实现最小控制信号接口
• 单个字节写控制可接地
• 单个读/写（R/W#）控制引脚
• CKE#引脚用于启用时钟和暂停操作
• 三个芯片使能，便于简单的深度扩展
• 时钟控制和寄存的地址、数据I/O和控制信号
• 内部自定时、完全连贯的写操作
• 内部自定时、寄存输出，无需控制OE#
• 休眠模式，用于降低功耗待机
• 公共数据输入和数据输出
• 线性或交错突发模式
• 突发特性（可选）
• 引脚/功能与2Mb、4Mb和18Mb ZBT SRAM兼容
• 100引脚TQFP封装
• 165引脚FBGA封装
• 自动掉电