MT55L64L36P1T-10
MT55L64L36P1T-10
- 品牌名称
- micron(镁光)
- 商品型号
- MT55L64L36P1T-10
- 商品编号
- C7235765
- 商品封装
- TQFP-100(14x20.1)
- 包装方式
- 袋装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) | |
| 存储容量 | 2Mbit |
| 属性 | 参数值 | |
|---|---|---|
| 工作电压 | 3.135V~3.465V | |
| 工作温度 | 0℃~+70℃ | |
| 功能特性 | 自动掉电功能 |
商品概述
美光零总线反转(ZBT)SRAM系列采用高速、低功耗CMOS设计,运用先进的CMOS工艺。MT55L128L18P1和MT55L64L32/36P1 SRAM将128K x 18、64K x 32或64K x 36 SRAM内核与先进的同步外围电路和2位突发计数器集成在一起。这些SRAM针对100%总线利用率进行了优化,消除了从读到写或从写到读转换的反转周期。所有同步输入都通过由正边沿触发的单时钟输入(CLK)控制的寄存器。同步输入包括所有地址、所有数据输入、芯片使能(CE#)、用于轻松扩展深度的两个额外芯片使能(CE2、CE2#)、周期启动输入(ADV/LD#)、同步时钟使能(CKE#)、字节写使能(BWa#、BWb#、BWc#和BWd#)以及读/写(R/W#)。异步输入包括输出使能(OE#,可接地以最小化控制信号)、时钟(CLK)和休眠使能(ZZ,若未使用可接地)。还有一个突发模式引脚(MODE),用于在交错和线性突发模式之间进行选择。若不使用突发模式,MODE可接高电平、低电平或不连接。由OE#使能的数据输出(Q)由CLK的上升沿锁存。写周期的宽度可以是1到4个字节,由写控制输入控制。所有读、写和取消选择周期都由ADV/LD#输入启动。后续的突发地址可以由突发推进引脚(ADV/LD#)控制在内部生成。突发模式的使用是可选的。允许为每个单独的读和写周期提供一个地址。突发周期在从基地址进行第四次访问后循环。为了允许数据总线连续100%使用,流水线ZBT SRAM使用后期写周期。地址和写控制在片上锁存以简化写周期,这允许自定时写周期。单个字节使能允许写入单个字节。美光的2Mb ZBT SRAM由+3.3V VDD电源供电,所有输入和输出都与LVTTL兼容。该器件非常适合需要高带宽和零总线反转延迟的系统。
商品特性
- 高频和100%总线利用率
- 快速周期时间:7.5ns和10ns
- 单一+3.3V ±5%电源
- 先进的控制逻辑,实现最小控制信号接口
- 单个字节写控制可接地
- 单个R/W#(读/写)控制引脚
- CKE#引脚用于启用时钟和暂停操作
- 三个芯片使能,便于简单的深度扩展
- 时钟控制和寄存的地址、数据I/O和控制信号
- 内部自定时、完全连贯的写操作
- 内部自定时、寄存输出,无需控制OE#
- 休眠模式,用于降低功耗待机
- 通用数据输入和数据输出
- 线性或交错突发模式
- 突发功能(可选)
- 引脚/功能与4Mb、8Mb和16Mb ZBT SRAM兼容
- 100引脚TQFP封装
- 自动掉电
应用领域
- 高带宽系统
- 零总线反转延迟系统
