AD9523BCPZ-REEL7

AD9523是一款低功耗、多输出时钟分配器件，具有低抖动性能，片内集成PLL和VCO。片内VCO的调谐范围为3.6 GHz至4.0 GHz。 AD9523专为满足长期演进（LTE）和多载波GSM基站设计的时钟需求而打造。它依靠外部VCXO来提供参考抖动清理功能，以满足数据转换器实现可接受的SNR性能所需的严格低相位噪声要求。 输入接收器、振荡器和零延迟接收器均支持单端和差分工作模式。当连接到恢复的系统参考时钟和VCXO时，该器件可生成14个频率范围为1 MHz至1 GHz的低噪声输出，以及一个来自输入PLL（PLL1）的专用缓冲输出。通过分频器相位选择功能，可改变一个时钟输出相对于另一个时钟输出的频率和相位，该功能可作为无抖动的粗定时调整，调整增量等于VCO输出信号周期的一半。 封装内的EEPROM可通过串行接口进行编程，以存储用户定义的寄存器设置，用于上电和芯片复位。

• 输出频率：< 1 MHz至1 GHz
• 启动频率精度：<±100 ppm（由VCXO参考精度决定）
• 零延迟操作 输入到输出边沿时序：<150 ps
• 14个输出：可配置为LVPECL、LVDS、HSTL和LVCMOS
• 14个专用输出分频器，具有无抖动可调延迟
• 可调延迟：VCO输出分频器周期的63个分辨率步长
• 输出间偏斜：<±50 ps
• 奇数分频器设置的占空比校正
• 上电时所有输出自动同步
• 绝对输出抖动：122.88 MHz时<200 fs 积分范围：12 kHz至20 MHz
• 分配相位噪声本底：−160 dBc/Hz
• 数字锁定检测
• 非易失性EEPROM存储配置设置
• SPI和I²C兼容的串行控制端口
• 双PLL架构
  • PLL1 低带宽，用于通过外部VCXO对参考输入时钟进行清理 鉴相器速率高达130 MHz 冗余参考输入 自动和手动参考切换模式 恢复和非恢复切换 带保持模式的参考丢失检测 用于RF/IF合成器的VCXO低噪声LVCMOS输出
  • PLL2 鉴相器速率高达259 MHz 集成低噪声VCO

• LTE和多载波GSM基站
• 无线和宽带基础设施
• 医疗仪器
• 高速ADC、DAC、DDS、DDC、DUC、MxFE时钟
• 低抖动、低相位噪声时钟分配
• SONET、10Ge、10G FC和其他10 Gbps协议的时钟生成和转换
• 前向纠错（G.710）
• 高性能无线收发器
• ATE和高性能仪器