温馨提醒：图片仅供参考，商品以实物为准
AD9542BCPZ-REEL7
双路DPLL、四路输入、10路输出、多服务线路卡时钟转换器和抖动清除器
SMT扩展库SMT补贴嘉立创PCB免费打样
- 描述
- 10个时钟输出与多达四个输入参考中的任何一个同步。数字锁相环 (DPLL) 可降低与外部参考相关的时序抖动。数字控制环路和保持电路可连续生成低抖动输出信号，即使所有参考输入都失败时也是如此。采用48引脚LFCSP (7mm×7mm) 封装，工作温度范围为 -40℃ 至 +85℃。
- 品牌名称
- ADI(亚德诺)
- 商品型号
- AD9542BCPZ-REEL7
- 商品编号
- C653557
- 商品封装
- LFCSP-48(7x7)
- 包装方式
- 编带
- 商品毛重
- 0.38克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 时钟发生器/频率合成器/PLL | |
| 接口类型 | 三线式接口；I2C | |
| 最大输出频率 | 500MHz | |
| 工作电压 | 1.71V~1.89V |
| 属性 | 参数值 | |
|---|---|---|
| 输出通道数 | 10 | |
| 工作温度 | -40℃~+85℃ | |
| 相位偏移 | 支持 | |
| 时钟/振荡器 | 外置 |
商品概述
AD9542的10个时钟输出可与多达四个输入参考信号中的任意一个同步。数字锁相环（DPLL）可降低与外部参考信号相关的时序抖动。即使所有参考输入均失效，数控环路和保持电路仍能持续生成低抖动输出信号。 AD9542采用48引脚LFCSP（7mm×7mm）封装，工作温度范围为-40℃至+85℃。
商品特性
- 双DPLL可同步2 kHz至750 MHz的物理层时钟，对噪声参考信号进行抖动清理并实现频率转换
- 符合ITU-T G.8262和Telcordia GR-253标准
- 支持Telcordia GR-1244、ITU-T G.812、G.813、G.823、G.824和G.825标准
- 持续进行频率监测和参考验证，可检测低至50 ppb的频率偏差
- 两个DPLL均具备24位小数分频器，模数可编程为24位
- 可编程数字环路滤波器带宽：N⁻⁴ Hz至1850 Hz
- 支持自动和手动保持及参考切换，可实现零延迟、无中断或相位建立操作
- 支持基于优先级的可编程参考切换，具备手动、自动恢复和自动非恢复模式
- 5对时钟输出引脚，每对可作为差分LVDS/HCSL/CML输出，也可作为2个单端输出（1 Hz至500 MHz）
- 2个差分或4个单端输入参考信号
- 交叉点多路复用器可将参考输入连接至PLL
- 支持嵌入式（调制）输入/输出时钟信号
- 具备快速DPLL锁定模式
- 可将晶体谐振器或晶体振荡器的低相位噪声与TCXO或OCXO的频率稳定性和精度相结合
- 支持外部EEPROM进行自主初始化
- 采用单1.8 V电源供电，内置稳压功能
- 内置温度监测/报警和温度补偿功能，可增强零延迟性能
应用领域
- SyncE抖动清理和同步
- 光传输网络（OTN）、SDH以及宏基站和小基站
- 具备抖动清理功能的OTN映射/解映射
- 小基站时钟，包括基带和射频时钟
- 2级、3e级和3级保持、抖动清理和相位瞬态控制
- 支持JESD204B，用于模数转换器（ADC）和数模转换器（DAC）时钟
- 电缆基础设施
- 电信级以太网
优惠活动
购买数量
(750个/圆盘，最小起订量 1 个)个
起订量：1 个750个/圆盘
总价金额：
￥ 0.00近期成交1单
相似推荐
其他推荐