AD9511BCPZ

AD9511 提供多输出时钟分配功能，并集成片上 PLL 内核。该设计着重于低抖动和低相位噪声，以最大化数据转换器的性能。其他对相位噪声和抖动有严格要求的应用也能从该器件中受益。 PLL 部分由可编程参考分频器（R）、低噪声相位 - 频率检测器（PFD）、精密电荷泵（CP）和可编程反馈分频器（N）组成。通过将外部 VCXO 或 VCO 连接到 CLK2/CLK2B 引脚，最高 1.6 GHz 的频率可与输入参考信号同步。 该器件有五个独立的时钟输出。其中三个为 LVPECL 输出（1.2 GHz），另外两个可选择为 LVDS（800 MHz）或 CMOS（250 MHz）电平。 每个输出都有一个可编程分频器，可旁路或设置为除以 1 至 32 之间的任意整数。通过分频器相位选择功能（用作粗时序调整），可以改变一个时钟输出相对于另一个时钟输出的相位。其中一个 LVDS/CMOS 输出具有可编程延迟元件，满量程延迟范围可达 10 ns。这个微调延迟模块具有 5 位分辨率，每个满量程设置有 32 种可能的延迟可供选择。 AD9511 非常适合数据转换器时钟应用，在这些应用中，通过亚皮秒抖动的编码信号可实现转换器的最大性能。 AD9511 采用 48 引脚 LFCSP 封装，可由单一 3.3 V 电源供电。对于需要扩展电压范围的外部 VCO，可将电荷泵电源（VCP）连接到 5.5 V。工作温度范围为 -40℃ 至 +85℃。

• 低相位噪声锁相环内核
• 参考输入频率高达 250 MHz
• 可编程双模预分频器
• 可编程电荷泵（CP）电流
• 独立的 CP 电源可扩展调谐范围
• 两个 1.6 GHz 差分时钟输入
• 5 个可编程分频器，分频比为 1 至 32 之间的任意整数
• 输出间粗延迟调整的相位选择功能
• 3 个独立的 1.2 GHz LVPECL 输出
• 附加输出抖动 225 fs rms
• 2 个独立的 800 MHz/250 MHz LVDS/CMOS 时钟输出
• 附加输出抖动 275 fs rms
• 一个 LVDS/CMOS 输出的精细延迟调整功能
• 串行控制端口
• 节省空间的 48 引脚 LFCSP 封装

• 低抖动、低相位噪声时钟分配
• 高速 ADC、DAC、DDS、DDC、DUC、MxFE 的时钟驱动
• 高性能无线收发器
• 高性能仪器仪表
• 宽带基础设施