温馨提醒：图片仅供参考，商品以实物为准
MT46V32M16CY-5B IT:J
512Mb，x8、x16位汽车级DDR SDRAM
SMT扩展库PCB免费打样
私有库下单最高享92折
- 描述
- 特性：VDD = 2.5V ± 0.2V, VDDQ = 2.5V ± 0.2V；VDD = 2.6V ± 0.1V, VDDQ = 2.6V ± 0.1V (DDR400)。双向数据选通 (DQS) 与数据一起发送/接收，即源同步数据捕获 (x16 每字节有一个)。内部流水线双数据速率 (DDR) 架构；每个时钟周期进行两次数据访问。差分时钟输入 (CK 和 CK#)
- 品牌名称
- micron(镁光)
- 商品型号
- MT46V32M16CY-5B IT:J
- 商品编号
- C598770
- 商品封装
- FBGA-60
- 包装方式
- 编带
- 商品毛重
- 0.32克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | DDR SDRAM | |
| 存储器构架(格式) | DDR SDRAM | |
| 时钟频率(fc) | 200MHz | |
| 存储容量 | 512Mbit | |
| 工作电压 | 2.5V~2.7V |
| 属性 | 参数值 | |
|---|---|---|
| 工作电流 | 75mA | |
| 刷新电流 | 5mA | |
| 工作温度 | -40℃~+85℃ | |
| 功能特性 | 自动预充电功能；数据掩码功能 |
商品特性
- VDD = 2.6V ± 0.1V，VDDQ = 2.6V ± 0.1V（DDR400）
- VDD = 2.5V ± 0.2V，VDDQ = 2.5V ± 0.2V
- 双向数据选通（DQS）与数据一起发送/接收，即源同步数据捕获（x16每字节有两个）
- 内部流水线双数据速率（DDR）架构；每个时钟周期进行两次数据访问
- 差分时钟输入（CK和CK#）
- 在每个正CK边沿输入命令
- 读操作时DQS与数据边沿对齐；写操作时DQS与数据中心对齐
- DLL用于使DQ和DQS转换与CK对齐
- 四个内部存储体用于并发操作
- 数据掩码（DM）用于屏蔽写入数据（x16每字节有两个）
- 可编程突发长度：2、4或8
- 自动刷新
- 64ms，8192周期（AIT）
- 16ms，8192周期（AAT）
- 自刷新（AAT设备不可用）
- 长引脚TSOP以提高可靠性（OCPL）
- 2.5V I/O（与SSTL_2兼容）
- 支持并发自动预充电选项
- 支持RAS锁定（tRAP = tRCD）
- AEC - Q100
- PPAP提交
- 8D响应时间