SN74LVC573APWR-JSM
SN74LVC573APWR-JSM
- 描述
- 逻辑类型:D型锁存器 工作电压:1.65V~3.6V 通道数:8 传播延迟(tpd):2ns
- 品牌名称
- JSMSEMI(杰盛微)
- 商品型号
- SN74LVC573APWR-JSM
- 商品编号
- C53114361
- 商品封装
- TSSOP-20
- 包装方式
- 编带
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 锁存器 | |
| 逻辑类型 | - | |
| 输出类型 | 三态 | |
| 工作电压 | 1.2V~3.6V | |
| 通道数 | 8 | |
| 拉电流(IOH) | - | |
| 灌电流(IOL) | - |
| 属性 | 参数值 | |
|---|---|---|
| 传播延迟(tpd) | 6.2ns | |
| 系列 | 74LVC | |
| 工作温度 | -40℃~+125℃ | |
| 建立时间 | - | |
| 保持时间 | - | |
| 静态电流(Iq) | 40uA |
商品概述
SN74LVC573APWR - JSM由8个D型锁存器组成,每个锁存器具有独立的D型输入以及面向总线应用的三态输出。所有内部锁存器共用一个锁存使能(LE)输入和一个输出使能(OE)输入。当LE为高电平时,Dn输入上的数据进入锁存器,此时锁存器是透明的,每次其对应的D输入变化时,锁存器输出都会变化。当LE为低电平时,锁存器存储LE的下降沿之前一个建立时间在D输入处出现的信息。当OE为低电平时,8个锁存器的内容在输出端可用;当OE为高电平时,输出进入高阻态,OE输入的操作不影响锁存器的状态。输入可由3.3V或5V的器件驱动,失能时,最高可将5.5V施加至输出,这些功能允许将此电路作用在3.3V和5V混合转换的应用中。
商品特性
- 5V电压输入/输出,用于与5V逻辑接口
- 电源电压范围:1.2V ~ 3.6V
- CMOS低功耗
- 与TTL电平直接接口
- VCC = 0V时为高阻抗
- 工作环境温度范围:-40℃ ~ +125℃
- 封装形式:TSSOP20
- 74LVC2G07GV,125-JSM
- 74LVC1G126GW,125-JSM
- 74AHC1G04GV,125-JSM
- 74LVC1G11GW,125-JSM
- 74HC32D,653-JSM
- 74AUP1G08GW-Q100H-JSM
- 74HCT595PW,118-JSM
- 74LVC2G125DP,125-JSM
- 74AHC1G125GW,125-JSM
- 74LVC1G175GW,125-JSM
- 74AHC1G00GW,125-JSM
- 74HC14PW,118-JSM
- 74LVC1G66GV,125-JSM
- 74HC154D,653-JSM
- 74HC4017D,653-JSM
- 74HC125PW,118-JSM
- 74CBTLV3257PW,118-JSM
- 74HCT4066D,118-JSM
- SN74HC154DR-JSM
- 74LVC1G04GV,125-JSM
- 74HCT574D,653-JSM



