CDC922是一款时钟合成器/驱动器，可生成CPU、CPU_DIV2、3V66、PCI、APIC、48MHz和REF系统时钟信号，以支持配备单个奔腾III级微处理器的计算机系统。
所有输出频率均由14.318MHz的晶体输入产生。也可以在XIN输入处提供参考时钟输入，以替代晶体。两个锁相环（PLL）用于生成主机频率和48MHz时钟频率。片上环路滤波器和内部反馈无需外部组件。
主机和PCI时钟输出提供低偏斜和低抖动的时钟信号，以确保可靠的时钟操作。所有输出均具备三态功能，可通过控制输入SEL0、SEL1和SEL133/100进行选择。
可通过控制输入SEL0、SEL1和SEL 133/100独立禁用48MHz时钟。在此状态下，48MHz PLL被禁用，48MHz时钟被驱动至高阻抗状态，以减少组件抖动。
输出为3.3V或2.5V单端CMOS缓冲器。当PWR_DWN端子为逻辑高电平时，设备正常运行；当施加逻辑低电平输入时，设备完全断电，输出处于低电平输出状态。
CPU总线可在100MHz或133MHz下运行。通过对SEL133/100控制输入进行相应设置来选择输出频率。PCI总线频率固定为33MHz。
由于CDC922基于PLL电路，因此需要一段稳定时间来实现PLL的相位锁定。在上电后或对SEL输入进行更改后，需要这段稳定时间。使用外部参考时钟时，在稳定时间开始之前，该信号的频率和相位必须固定。
