CD4046AF/3

RCA-CD4046A CMOS Micropower Phase-Locked Loop (PLL) 包含一个低功耗、线性电压控制振荡器（VCO）和两个不同的相位比较器，它们具有共同的信号输入放大器和比较器输入。如果需要，提供了一个≤2·V齐纳二极管用于电源调节。 这些类型的产品以16引脚密封双列直插陶瓷封装（D和F后缀）、16引脚双列直插塑料封装（E后缀）、16引脚陶瓷扁平封装（K后缀）以及芯片形式（H后缀）供应。 VCO部分需要一个外部电容器C1和一或两个外部电阻器（R1或R1和R2）。电阻器R1和电容器C1确定了VCO的频率范围，而电阻器R2使VCO能够具有所需的频率偏移。高输入阻抗（1012Ω）简化了低通滤波器的设计，允许设计者选择广泛的电阻到电容比值。为了不加载低通滤波器，在终端10（解调输出）提供了一个VCO输入电压的源跟随器输出。如果使用此终端，则应从该终端连接一个负载电阻Rs（10 kΩ或更大）至VsS。如果不使用，此终端应保持开路。VCO可以直接或通过频率除法器连接到相位比较器的输入端。VCO的输出具有完整的CMOS逻辑摆幅，允许直接耦合到诸如RCA-CD4024、CD4018、CD4020、CD4022、CD4029和CD4059等CMOS频率除法器。 相位比较器信号输入（终端14）可以直接耦合，前提是信号摆幅在CMOS逻辑电平范围内[逻辑“0”≤30% (VDD-VSS)，逻辑“1”≥70% (VDD-VSS)]。对于较小的摆幅，信号必须通过自偏置放大器进行电容耦合到信号输入端。 相位比较器I是一个异或网络；它类似于过驱动平衡混频器工作。为了最大化锁定范围，信号和比较器输入频率必须具有50%占空比。

• 极低功耗：在VCO f0=10 kHz, VDD=5V时为70 μW（典型值）
• 工作频率范围可达1.2 MHz（典型值），在VDD=10V时
• 宽电源电压范围：VDD-VSS=5至15 V
• 低频率漂移：在VDD=10V时为0.06%/℃（典型值）
• 可选择两种相位比较器：
  1. 异或网络
  2. 带有锁相指示的边沿控制存储网络
• 高VCO线性度：1%（典型值）
• VCO抑制控制用于开关键控和超低待机功耗
• VCO控制输入的源极跟随输出（解调输出）
• 稳压辅助齐纳二极管
• 在15 V时指定静态电流
• 在全封装温度范围内，最大输入漏电流为1 μA，在15V时

• FM 解调器和调制器
• 频率合成与倍频
• 频率鉴别器
• 数据同步
• 电压到频率转换
• 音调解码
• FSK-调制解调器
• 信号调理