嘉立创上市
购物车0
SN74ALS166DRE4引脚图
  • 引脚图
  • 焊盘图

温馨提醒:图片仅供参考,商品以实物为准

SN74ALS166DRE4

SN74ALS166DRE4

SMT扩展库PCB免费打样
私有库下单最高享92折
品牌名称
TI(德州仪器)
商品型号
SN74ALS166DRE4
商品编号
C3304329
商品封装
SOIC-16​
包装方式
编带
商品毛重
0.284克(g)

商品参数

属性参数值
商品目录移位寄存器
功能并行或串行至串行
工作电压4.5V~5.5V
时钟频率(fc)45MHz
元件数1
输出类型-
系列74ALS
耗散功率(Pd)-
属性参数值
传播延迟(tpd)9ns
输出电流-
分辨率(位)8
输入类型TTL兼容CMOS
灌电流(IOL)8mA
拉电流(IOH)0.4mA
工作温度0℃~+70℃
功能特性异步清零功能;异步并行加载功能

商品概述

SN74ALS166是并行加载8位移位寄存器,与大多数其他TTL逻辑系列兼容。所有输入都经过缓冲以降低驱动要求。输入钳位二极管可减少开关瞬变并简化系统设计。这些并行输入或串行输入、串行输出寄存器,芯片上的复杂度相当于77个等效门。该器件具有选通时钟(CLK和CLK INH)输入和优先清除(CLR)输入。移位/加载(SH/LD)输入可确定并行输入或串行输入模式。当SH/LD为高电平时,SH/LD使能串行数据(SER)输入,并在每个时钟脉冲将8个触发器耦合进行串行移位。当SH/LD为低电平时,使能并行(宽侧)数据(A-H)输入,并在下一个时钟脉冲进行同步加载。并行加载期间,串行数据流被禁止。时钟通过一个两输入正或非门在时钟脉冲的低到高电平沿完成,允许其中一个输入用作时钟使能或时钟禁止功能。保持任一时钟输入为高电平都会禁止时钟;保持任一为低电平都会使能另一个时钟输入。这允许系统时钟自由运行,寄存器可以通过时钟输入按命令停止。仅当CLK为高电平时,CLK INH才应更改为高电平。经过缓冲的CLR优先于所有其他输入(包括CLK),并将所有触发器置零。SN74ALS166的工作温度范围为0℃至70℃。

商品特性

  • 同步加载
  • 直接优先清除
  • 并行转串行转换
  • 封装选项包括塑料小外形(D)封装、收缩小外形(DB)封装以及标准塑料(N)DIP封装

数据手册PDF