DM74LS166WM

该器件是8位并行输入/串行输出移位寄存器。这类移位寄存器具有选通时钟输入和优先清零输入。所有输入都经过缓冲，可将驱动需求降低至一个归一化负载，输入钳位二极管可最小化开关瞬态，简化系统设计。移位/加载输入确定加载模式:当该输入为高电平时，启用串行数据输入，在每个时钟脉冲下连接8个触发器进行串行移位；当该输入为低电平时，启用并行数据输入，在下一个时钟脉冲进行同步加载，并行加载期间会禁止串行数据流动。时钟通过双输入或非门在时钟脉冲的低到高跳变沿触发，允许一个输入用作时钟使能或时钟禁止功能:保持任意一个时钟输入为高会禁止时钟动作；保持任意一个时钟输入为低会启用另一个时钟输入。该设计允许系统时钟自由运行，寄存器可通过另一个时钟输入按指令停止工作。时钟禁止输入仅应在时钟输入为高电平时切换为高电平。带缓冲的直接清零输入优先于所有其他输入（包括时钟），可将所有触发器置零。