SN74ALS166DR
SN74ALS166DR
- 描述
- SN74ALS166 并联负载 8 位串行移位寄存器
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74ALS166DR
- 商品编号
- C3304338
- 商品封装
- SOIC-16
- 包装方式
- 编带
- 商品毛重
- 0.284克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 移位寄存器 | |
| 功能 | 并行或串行至串行 | |
| 工作电压 | 4.5V~5.5V | |
| 元件数 | 1 | |
| 输出类型 | 推挽式 | |
| 系列 | 74ALS |
| 属性 | 参数值 | |
|---|---|---|
| 分辨率(位) | 8 | |
| 灌电流(IOL) | 8mA | |
| 拉电流(IOH) | 0.4mA | |
| 工作温度 | 0℃~+70℃ | |
| 功能特性 | 异步清零功能;异步并行加载功能 |
商品概述
SN74ALS166是并行加载8位移位寄存器,与大多数其他TTL逻辑系列兼容。所有输入均经过缓冲,以降低驱动要求。输入钳位二极管可最小化开关瞬变,简化系统设计。这些并行输入或串行输入、串行输出寄存器,芯片上集成77个等效门。器件带有选通时钟(CLK和CLK INH)输入和强制清零(CLR)输入。移位/加载(SH/LD)输入用于确定并行输入或串行输入模式。当SH/LD为高电平时,使能串行数据(SER)输入,连接8个触发器,每个时钟脉冲完成一次串行移位。当SH/LD为低电平时,使能并行(宽侧)数据(A-H)输入,在下一个时钟脉冲完成同步加载。并行加载期间,串行数据流被禁止。时钟触发发生在时钟脉冲的低到高电平跳变沿,通过一个两输入正或非门实现,允许其中一个输入用作时钟使能或时钟禁止功能。保持任意一个时钟输入为高即可禁止时钟;保持任意一个为低即可使能另一个时钟输入。这允许系统时钟自由运行,可通过时钟输入命令停止寄存器。仅当CLK为高电平时,才可将CLK INH改为高电平。缓冲的CLR输入覆盖所有其他输入(包括CLK),并将所有触发器置零。SN74ALS166的额定工作温度范围为0℃至70℃。
商品特性
- 同步加载
- 直接强制清零
- 并串转换
- 提供多种封装选项,包括塑料小轮廓(D)、收缩小轮廓(DB)以及标准塑料(N)DIP封装


