EP610LC-15

Altera Classic器件系列为高速、低功耗逻辑集成提供了解决方案。该系列采用先进的CMOS技术制造，还包含仅Turbo版本，其详情在本数据手册中描述。Classic器件支持100% TTL仿真，可轻松集成多个PAL和GAL型器件，其可用门密度范围为300至900门。该系列提供低至10 ns的引脚到引脚逻辑延迟和高达100 MHz的计数器频率。Classic器件提供多种封装选择，包括陶瓷双列直插封装、塑料双列直插封装、塑料J形引线芯片载体、陶瓷J形引线芯片载体、针栅阵列封装以及小外形集成电路封装。基于EPROM的Classic器件可在不牺牲性能的情况下降低有功功耗，这种低功耗特性使其非常适合广泛的应用。Classic器件是采用窗口式封装的100%通用测试器件，可通过紫外线擦除，从而快速实现设计更改。Classic器件采用乘积和逻辑与可编程寄存器。乘积和逻辑提供了可编程与门/固定或门结构，可实现最多包含八个乘积项的逻辑。可编程寄存器可单独编程为D、T、SR或JK触发器操作，或可旁路以实现组合操作。此外，宏单元寄存器可由全局时钟或任何输入及反馈至与阵列的路径单独触发。Altera专有的可编程I/O架构允许设计人员以高有效和低有效模式对输出及反馈路径进行编程，以实现组合或寄存器操作。这些特性使得同时实现多种逻辑功能成为可能。Classic器件由Altera的MAX+PLUS II开发系统提供支持，该集成软件包提供原理图、文本（包括VHDL、Verilog HDL和Altera硬件描述语言）以及波形设计输入、编译与逻辑综合、仿真与时序分析以及器件编程功能。MAX+PLUS II软件提供EDIF 200和300、LPM、VHDL、Verilog HDL及其他接口，以支持来自其他工具的设计输入和仿真。