EP610LI-25

Altera ClassicTM 器件系列为高速、低功耗逻辑集成提供了解决方案。该系列采用先进的 CMOS 技术制造，还包含仅 Turbo 版本，其描述见本数据手册。Classic 器件支持 100% TTL 仿真，可轻松集成多个 PAL 和 GAL 型器件，其可用门密度范围为 300 至 900 个。该系列提供低至 10 ns 的引脚到引脚逻辑延迟和高达 100 MHz 的计数器频率。器件提供多种封装选择，包括陶瓷双列直插封装、塑料双列直插封装、塑料 J 形引线芯片载体封装、陶瓷 J 形引线芯片载体封装、针栅阵列封装以及小外形集成电路封装。基于 EPROM 的 Classic 器件可在不牺牲性能的情况下降低有源功耗。这种降低的功耗使得 Classic 系列非常适合各种低功耗应用。Classic 器件是采用窗口式封装的 100% 通用测试器件，可通过紫外线擦除，从而快速实现设计更改。Classic 器件采用乘积和逻辑与可编程寄存器。乘积和逻辑提供了可编程与门/固定或门结构，可实现最多包含八个乘积项的逻辑。可编程寄存器可单独编程为 D、T、SR 或 JK 触发器操作，或可旁路以实现组合操作。此外，宏单元寄存器可由全局时钟或任何输入或反馈至与阵列的路径单独时钟触发。专有的可编程 I/O 架构允许设计人员将输出和反馈路径编程为高有效和低有效模式下的组合或寄存器操作。这些特性使得可以同时实现多种逻辑功能。该器件系列由 MAX+PLUS II 开发系统提供支持，这是一个集成的单一软件包，提供原理图、文本（包括 VHDL、Verilog HDL 和 AHDL）以及波形设计输入、编译与逻辑综合、仿真与时序分析以及器件编程功能。该软件提供 EDIF 2 0 0 和 3 0 0、LPM、VHDL、Verilog HDL 及其他接口，以支持来自其他工具的其他设计输入和仿真。