EP600IPC-45

Altera Classic器件系列为高速、低功耗逻辑集成提供解决方案。该系列采用先进的CMOS技术制造，还包含Turbo专用版本。Classic器件支持100% TTL仿真，能够轻松集成多个PAL和GAL型器件，可用门密度范围为300至900个。该系列提供低至10 ns的引脚到引脚逻辑延迟，以及高达100 MHz的计数器频率。Classic器件提供多种封装选择，包括陶瓷双列直插封装、塑料双列直插封装、塑料J形引线芯片载体、陶瓷J形引线芯片载体、针栅阵列以及小外形集成电路封装。基于EPROM的Classic器件可在不牺牲性能的情况下降低有源功耗，使其适用于广泛的低功耗应用。Classic器件为100%通用测试器件，采用带窗口的封装，可通过紫外线擦除，便于快速实现设计更改。Classic器件采用乘积项逻辑和可编程寄存器。乘积项逻辑提供可编程“与”/固定“或”结构，可实现最多包含八个乘积项的逻辑。可编程寄存器可单独编程为D、T、SR或JK触发器操作，也可旁路用于组合操作。此外，宏单元寄存器可由全局时钟或任何输入及反馈至“与”阵列的路径单独触发。其专有的可编程I/O架构允许设计者将输出和反馈路径编程为高电平有效或低电平有效模式下的组合或寄存器操作。这些特性使得能够同时实现多种逻辑功能。Classic器件由MAX+PLUS II开发系统支持，该系统是一个集成的单一软件包，提供原理图、文本（包括VHDL、Verilog HDL和AHDL）及波形设计输入、编译与逻辑综合、仿真与时序分析以及器件编程功能。该软件还提供EDIF 200和300、LPM、VHDL、Verilog HDL等接口，以支持来自其他行业标准工具的设计输入和仿真。