EP610DI-30

Altera Classic 器件系列提供了高速、低功耗逻辑集成的解决方案。该器件采用先进的 CMOS 技术制造，还包含仅 Turbo 版本。Classic 器件支持 100% TTL 仿真，可轻松集成多个 PAL 型和 GAL 型器件，可用门密度范围为 300 至 900 个。该系列提供低至 10 ns 的引脚到引脚逻辑延迟和高达 100 MHz 的计数器频率。Classic 器件提供多种封装选择，包括陶瓷双列直插封装 (CerDIP)、塑料双列直插封装 (PDIP)、塑料 J 型引线芯片载体 (PLCC)、陶瓷 J 型引线芯片载体 (JLCC)、针栅阵列 (PGA) 和小型外廓集成电路 (SOIC) 封装。基于 EPROM 的 Classic 器件可在不牺牲性能的情况下降低有功功耗，使其非常适合广泛的应用。Classic 器件是采用窗口式封装的 100% 通用测试器件，可通过紫外线 (UV) 光擦除，从而实现快速的设计更改。Classic 器件采用乘积和逻辑与可编程寄存器。乘积和逻辑提供了可编程与/固定或结构，可实现最多具有八个乘积项的逻辑功能。可编程寄存器可单独编程为 D、T、SR 或 JK 触发器操作，或可旁路用于组合操作。此外，宏单元寄存器可由全局时钟或任何输入或反馈到与阵列的路径单独时钟。其专有的可编程 I/O 架构允许设计人员为组合或寄存器操作（高电平有效和低电平有效模式）编程输出和反馈路径。这些功能使得可以同时实现多种逻辑功能。Classic 器件由 MAX+PLUS II 开发系统支持，这是一个集成的单一软件包，提供原理图、文本（包括 VHDL、Verilog HDL 和 AHDL）以及波形设计输入、编译和逻辑综合、仿真和时序分析以及器件编程功能。MAX+PLUS II 软件提供 EDIF 200 和 300、LPM、VHDL、Verilog HDL 及其他接口，以支持来自其他行业标准工具的设计输入和仿真。