DS99R102VSX/NOPB

DS99R101/DS99R102芯片组可将24位并行总线转换为带有嵌入式时钟信息的完全透明的数据/控制LVDS串行流。通过消除并行数据和时钟路径之间的偏斜问题，这一单一串行流简化了24位总线在PCB走线和电缆上的传输。它通过缩小数据路径来节省系统成本，进而减少PCB层数、电缆宽度以及连接器尺寸和引脚数量。 DS99R101/DS99R102在高速I/O上采用LVDS信号传输。LVDS为在串行传输路径上可靠传输数据提供了低功耗、低噪声的环境。通过针对工作频率范围优化串行器输出边沿速率，可进一步降低电磁干扰（EMI）。 采用内部直流平衡编码/解码来支持交流耦合互连。

• 3 MHz - 40 MHz时钟嵌入式和直流平衡24:1及1:24数据传输
• 发送器和接收器端并行数据的用户可选时钟沿
• 内部直流平衡编码/解码——支持交流耦合接口，无需外部编码
• 发送器和接收器的独立掉电控制
• 接收器端嵌入式时钟CDR（时钟和数据恢复），无需外部参考时钟源
• 所有代码RDL（随机数据锁定）以支持热插拔应用
• LOCK输出标志，确保接收器端的数据完整性
• 接收器端RCLK和RDATA之间的平衡TSETUP/THOLD
• PTO（渐进式开启）LVCMOS输出，以降低EMI并最小化同步开关输出（SSO）效应
• 所有LVCMOS输入和控制引脚均有内部下拉电阻
• 发送器和接收器的PLL片上滤波器
• 48引脚TQFP封装
• 纯CMOS 0.35μm工艺
• 电源范围3.3V±10%
• 温度范围0℃至+70℃
• 8 kV人体模型（HBM）静电放电（ESD）耐受性