CY62148BLL-70SCT
CY62148BLL-70SCT
SMT扩展库PCB免费打样
私有库下单最高享92折
- 商品型号
- CY62148BLL-70SCT
- 商品编号
- C2956572
- 商品封装
- SOIC-32
- 包装方式
- 管装
- 商品毛重
- 2.16克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) | |
| 接口类型 | 并口(Parallel) | |
| 存储容量 | 4Mbit | |
| 工作电压 | 4.5V~5.5V | |
| 读写时间 | 70ns |
| 属性 | 参数值 | |
|---|---|---|
| 工作温度 | 0℃~+70℃ | |
| 工作电流 | 20mA | |
| 待机电流 | 4uA | |
| 功能特性 | 自动掉电功能 |
商品概述
CY62148B是一款高性能CMOS静态RAM,组织为512K字×8位。通过低电平有效的芯片使能(CE)、低电平有效的输出使能(OE)和三态驱动器,提供轻松的内存扩展。该器件具有自动断电功能,当取消选择时,功耗降低超过99%。写入器件通过将芯片使能(CE)和写使能(WE)输入置为低电平来完成。然后,八个I/O引脚(I/O0至I/O7)上的数据被写入地址引脚(A0至A18)指定的位置。从器件读取通过将芯片使能(CE)和输出使能(OE)置为低电平,同时将写使能(WE)置为高电平以进行读取。在这些条件下,地址引脚指定的存储器位置的内容将出现在I/O引脚上。当器件取消选择(CE高电平)、输出禁用(OE高电平)或写入操作期间(CE低电平,WE低电平)时,八个输入/输出引脚(I/O0至I/O7)处于高阻抗状态。CY62148B提供标准32引脚450密耳宽体SOIC、32引脚TSOP II和32引脚反向TSOP II封装。
商品特性
- 高速:70 ns
- 4.5V-5.5V操作
- 低有功功率
- 典型有功电流:2.5 mA @ f = 1 MHz
- 典型有功电流:12.5 mA @ f = f_max(70 ns)
- 低待机电流
- 取消选择时自动断电
- TTL兼容输入和输出
- 使用CE和OE功能轻松扩展存储器
- 提供标准32引线(450密耳)SOIC、32引线TSOP II和32引线反向TSOP II封装
- CY62147VLL-70ZIT
- CY62147DV30LL-70ZSXIT
- CY62147DV30LL-70ZSXI
- CY62147DV30LL-70BVXI
- CY62147DV30LL-70BVI
- CY62147DV30LL-55ZSXI
- CY62147DV30LL-55BVXI
- CY62147DV30LL-55BVIT
- CY62147DV30LL-55BVI
- CY62147DV30LL-45ZSXI
- CY62147DV30LL-45BVXI
- CY62147DV30L-70ZSXI
- CY62147DV30L-70BVXI
- CY62147DV30L-70BVI
- CY62147DV30L-55ZSXI
- CY62147DV30L-55BVIT
- CY62147DV30L-55BVI
- CY62147DV18LL-70BVIT
- CY62147DV18LL-70BVI
- CY62147DV18LL-55BVI
- CY62147CV33LL-70BVI
- CY62147VLL-70ZIT
- CY62147DV30LL-70ZSXIT
- CY62147DV30LL-70ZSXI
- CY62147DV30LL-70BVXI
- CY62147DV30LL-70BVI
- CY62147DV30LL-55ZSXI
- CY62147DV30LL-55BVXI
- CY62147DV30LL-55BVIT
- CY62147DV30LL-55BVI
- CY62147DV30LL-45ZSXI
- CY62147DV30LL-45BVXI
- CY62147DV30L-70ZSXI
- CY62147DV30L-70BVXI
- CY62147DV30L-70BVI
- CY62147DV30L-55ZSXI
- CY62147DV30L-55BVIT
- CY62147DV30L-55BVI
- CY4609
- CY62147EV30LL-45B2XA
- CY62147EV18LL-55XIKB
- W163-15G

