CY7C1345F-100BGC

CY7C1345F是一款131,072 x 36的同步缓存RAM，旨在以最少的胶合逻辑与高速微处理器接口。从时钟上升沿起的最大访问延迟为6.5 ns（133-MHz版本）。一个2位片上计数器捕获突发中的第一个地址，并在突发访问的其余部分自动递增地址。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线片选（CE1上划线）、深度扩展片选（CE2和CE3上划线）、突发控制输入（ADSC上划线、ADSP上划线和ADV上划线）、写使能（BW[A:D]上划线和BWE上划线）和全局写（GW上划线）。异步输入包括输出使能（OE上划线）和ZZ引脚。CY7C1345F允许通过MODE输入引脚选择交错或线性突发序列。高电平选择交错突发序列，低电平选择线性突发序列。突发访问可以通过处理器地址选通（ADSP）或缓存控制器地址选通（ADSC）输入启动。当地址选通处理器（ADSP）或地址选通控制器（ADSC）激活时，地址和片选在时钟上升沿被寄存。后续突发地址可以由前进引脚（ADV）控制在内部生成。CY7C1345F由+3.3V核心电源供电，而所有输出可以由+2.5V或+3.3V电源供电。所有输入和输出都符合JEDEC标准JESD8 - 5。

• 128K × 36通用I/O
• 3.3V ±5%和+10%核心电源（VDD）
• 2.5V或3.3V I/O电源（VDDQ）
• 快速时钟到输出时间：6.5 ns（133-MHz版本）；7.5 ns（117-MHz版本）；8.0 ns（100-MHz版本）；11.0 ns（66-MHz版本）
• 提供高性能2 - 1 - 1访问速率
• 用户可选的突发计数器，支持英特尔奔腾交错或线性突发序列
• 独立的处理器和控制器地址选通
• 同步自定时写入
• 异步输出使能
• 提供JEDEC标准100引脚TQFP和119球BGA封装
• “ZZ”睡眠模式选项