CY7C1363A-150BGC

赛普拉斯同步突发静态随机存取存储器（SRAM）系列采用高速、低功耗CMOS设计，运用先进的三层多晶硅、双层金属技术。每个存储单元由四个晶体管和两个高值电阻组成。GVT71256B36/CY7C1361A和GVT71512B18/CY7C1363A SRAM集成了262,144x36和524,288x18 SRAM单元以及先进的同步外围电路和一个用于内部突发操作的2位计数器。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线片选（CE）、深度扩展片选（CE₂）、突发控制输入（ADSC、ADSP和ADV）、写使能（BWa、BWb、BWc、BWd和BWE）和全局写（GW）。异步输入包括输出使能（OE）和突发模式控制（MODE）。数据输出（Q）由OE使能，也是异步的。地址和片选通过地址状态处理器（ADSP）或地址状态控制器（ADSC）输入引脚进行寄存。后续突发地址可由突发推进引脚（ADV）控制在内部生成。地址、数据输入和写控制在片上寄存以启动自定时写周期。写周期的宽度可由写控制输入控制为1到4字节。对于B(GVTI)/BG(CY)和T(GVTI)/AJ(CY)封装版本，使用四个引脚实现JTAG测试功能。GVT71256B36和GVT71512B18由+3.3V电源供电，所有输入和输出与LVTTL兼容。

• 快速访问时间：6.0、6.5、7.0和8.0 ns
• 快速时钟速度：150、133、117和100 MHz
• 1 ns建立时间和保持时间
• 快速OE访问时间：3.5 ns和4.0 ns
• 3.3V -5%和+10%电源
• 3.3V或2.5V I/O电源
• 除I/O外5V容限输入
• 所有输入和输出到VSS的钳位二极管
• 公共数据输入和数据输出
• 字节写使能和全局写控制
• 用于深度扩展的多个片选：TA(GVTI)/A(CY)封装版本有三个片选，B(GVTI)/BG(CY)和T(GVTI)/AJ(CY)封装版本有两个片选
• 地址流水线能力
• 地址、数据和控制寄存器
• 内部自定时写周期
• 突发控制引脚（交错或线性突发序列）
• 便携式应用的自动掉电功能
• B和T封装版本的JTAG边界扫描
• 薄型119凸点、14 mm x 22 mm PBGA（球栅阵列）和100引脚TQFP封装