CY7C1381B-133AC

赛普拉斯同步突发静态随机存取存储器（SRAM）系列采用高速、低功耗CMOS设计，运用先进的单层多晶硅、三层金属技术。每个存储单元由六个晶体管组成。CY7C1381B和CY7C1383A SRAM集成了524,288x36和1,048,576x18 SRAM单元，带有先进的同步外围电路和用于内部突发操作的2位计数器。所有同步输入由正边沿触发的时钟输入（CLK）控制的寄存器选通。同步输入包括所有地址、所有数据输入、地址流水线芯片使能（CE）、突发控制输入（ADSC、ADSP和ADV）、写使能（BWa、BWb、BWc、BWd和BWe）和全局写（GW）。异步输入包括输出使能（OE）和突发模式控制（MODE）。由OE使能的数据输出（Q）也是异步的。地址和芯片使能通过地址状态处理器（ADSP）或地址状态控制器（ADSC）输入引脚进行寄存。后续突发地址可由突发推进引脚（ADV）控制在内部生成。地址、数据输入和写控制在片上寄存以启动自定时写周期。写周期可由写控制输入控制为1到4字节宽。单个字节写允许写入单个字节。BWa控制DQ1 - DQ8和DQP1，BWb控制DQ9 - DQ16和DQP2，BWc控制DQ17 - DQ24和DQP3，BWd控制DQ25 - DQ32和DQP4。BWa、BWb、BWc和BWd只有在BWe为低电平时才有效。GW为低电平时会写入所有字节。写直通功能使写入的数据可在紧接着的下一个读周期在输出端获得。该器件还集成了流水线使能电路，便于深度扩展而不影响系统性能。CY7C1381B和CY7C1383A的所有输入和输出均符合JEDEC标准JESD8 - 5。

• 快速访问时间：6.5、7.5、8.5 ns
• 快速时钟速度：133、117、100 MHz
• 提供高性能3 - 1 - 1 - 1访问速率
• 非常适合深度扩展
• 3.3V（-5% / +10%）电源
• 通用数据输入和数据输出
• 字节写使能和全局写控制
• 用于地址流水线的芯片使能
• 地址、数据和控制寄存器
• 内部自定时写周期
• 突发控制引脚（交错或线性突发序列）
• 便携式应用的自动掉电功能
• 高密度、高速封装
• BGA封装版本的JTAG边界扫描