CY7C2668KV18-550BZC
CY7C2668KV18-550BZC
- 商品型号
- CY7C2668KV18-550BZC
- 商品编号
- C2954866
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
参数完善中
商品特性
- 独立的读写数据端口
- 支持并发事务
- 550 MHz时钟，实现高带宽
- 四字突发，降低地址总线频率
- 读写端口均采用双倍数据速率（DDR）接口（数据传输频率为1100 MHz），时钟频率为550 MHz
- 具有2.5个时钟周期的延迟
- 两个输入时钟（K和K（上划线）），实现精确的DDR时序
- 静态随机存取存储器（SRAM）仅使用上升沿
- 回波时钟（CQ和CQ）简化高速系统中的数据捕获
- 数据有效引脚（QVLD）指示输出端的有效数据
- 片上终端（ODT）功能
- 支持D[x:0]、BWS[x:0]和K/K输入
- 单个复用地址输入总线锁存读写端口的地址输入
- 独立的端口选择，用于深度扩展
- 同步内部自定时写入
- 当DOFF置为高电平时，四倍数据速率（QDR）II+以2.5个周期的读取延迟运行
- 当DOFF置为低电平时，运行方式类似于具有1个周期读取延迟的QDR I器件
- 提供×18和×36配置
- 完全数据一致性，提供最新数据
- 核心VDD = 1.8 V ± 0.1 V；I/O VDDQ = 1.4 V至VDD
- 支持1.5 V和1.8 V I/O电源
- 高速收发器逻辑（HSTL）输入和可变驱动HSTL输出缓冲器
- 采用165球细间距球栅阵列（FBGA）封装（15×17×1.4 mm）
- 提供无铅和含铅封装
- 符合JTAG 1149.1标准的测试访问端口
- 锁相环（PLL），实现精确的数据定位