立创商城logo
购物车0
CY7C4292V-25ASC引脚图
  • 引脚图
  • 焊盘图

温馨提醒:图片仅供参考,商品以实物为准

CY7C4292V-25ASC

CY7C4292V-25ASC

SMT扩展库PCB免费打样
私有库下单最高享92折
商品型号
CY7C4292V-25ASC
商品编号
C2954694
商品封装
TQFP-64(10x10)​
包装方式
管装
商品毛重
1克(g)

商品参数

属性参数值
商品目录FIFO存储器
存储容量128Kx9
时钟频率(fc)40MHz
工作电压3V~3.6V
工作电流25mA
访问时间15ns
属性参数值
功能同步
总线方向单向
可编程标志支持
工作温度0℃~+70℃
功能特性自动重传功能;输出使能

商品概述

CY7C4282V/92V是高速、低功耗、先入先出(FIFO)存储器,具有时钟读写接口。所有器件均为9位宽。CY7C4282V/92V可级联以增加FIFO深度。可编程功能包括几乎满和几乎空标志。这些FIFO为各种数据缓冲需求提供解决方案,包括高速数据采集、多处理器接口、视频和通信缓冲。 这些FIFO具有9位输入和输出端口,由独立的时钟和使能信号控制。输入端口由自由运行时钟(WCLK)和写使能引脚(WEN)控制。 重传和同步几乎满及几乎空标志功能在这些器件上可用。 深度扩展可通过级联输入(X1)、级联输出(X0)和首次加载(FL)引脚实现。X0引脚连接到下一个器件的X1引脚,最后一个器件的X0引脚应连接到第一个器件的X1引脚。第一个器件的FL引脚连接到VSS,所有剩余器件的FL引脚应连接到VCC。 当WEN有效时,数据在WCLK信号的上升沿写入FIFO。当WEN保持有效时,数据在每个周期持续写入FIFO。输出端口由自由运行读时钟(RCLK)和读使能引脚(REN)以类似方式控制。此外,CY7C4282V/92V具有输出使能引脚(OE)。读和写时钟可以连接在一起用于单时钟操作,或者两个时钟可以独立运行用于异步读写应用。时钟频率可达67 MHz。

商品特性

  • 3.3V操作,用于低功耗和易于集成到低电压系统
  • 高速、低功耗、先入先出(FIFO)存储器
  • 64K x 9 (CY7C4282V) 和 128K x 9 (CY7C4292V)
  • 0.35微米CMOS,用于优化速度和功率
  • 高速、近零延迟(真双端口存储单元),100 MHz操作(10 ns读写周期时间)
  • 低功耗
  • ICC = 25 mA
  • ISB = 6 mA
  • 完全异步和同时读写操作
  • 空、满、可编程几乎空和几乎满状态标志
  • 重传功能
  • 输出使能(OE)引脚
  • 独立的读和写使能引脚
  • 支持自由运行50%占空比时钟输入
  • 宽度扩展能力
  • 通过令牌传递方案实现深度扩展能力(无需外部逻辑)
  • 64引脚10x10 STQFP封装
  • 与CY7C4282/92引脚兼容的3.3V解决方案

应用领域

  • 高速数据采集
  • 多处理器接口
  • 视频缓冲
  • 通信缓冲

数据手册PDF