- 引脚图
- 焊盘图
温馨提醒：图片仅供参考，商品以实物为准
CY7C4281V-10JC
CY7C4281V-10JC
- 商品型号
- CY7C4281V-10JC
- 商品编号
- C2954715
- 商品封装
- PLCC-32(11.43x13.97)
- 包装方式
- 管装
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | FIFO存储器 | |
| 存储容量 | 64Kx9 | |
| 时钟频率(fc) | 100MHz | |
| 工作电压 | 3V~3.6V | |
| 工作电流 | 25mA | |
| 访问时间 | 8ns |
| 属性 | 参数值 | |
|---|---|---|
| 功能 | 同步 | |
| 总线方向 | 单向 | |
| 可编程标志支持 | 有 | |
| 工作温度 | 0℃~+70℃ | |
| 功能特性 | 输出使能 |
商品概述
CY7C4261/71/81/91V是高速、低功耗的先进先出（FIFO）存储器，具有时钟读写接口。所有型号均为9位宽，与CY7C42x1V同步FIFO系列引脚兼容。可编程特性包括几乎满和几乎空标志。这些FIFO为各种数据缓冲需求提供解决方案，包括高速数据采集、多处理器接口和通信缓冲。这些FIFO具有9位输入和输出端口，由独立的时钟和使能信号控制。输入端口由自由运行时钟（WCLK）和两个写使能引脚（WEN1, WEN2/LD）控制。当WEN1为低电平且WEN2/LD为高电平时，数据在WCLK信号的上升沿写入FIFO。当WEN1和WEN2/LD保持有效时，每个WCLK周期数据持续写入FIFO。输出端口以类似方式由自由运行读时钟（RCLK）和两个读使能引脚（REN1, REN2）控制。此外，CY7C4261/71/81/91V具有输出使能引脚（OE）。读时钟（RCLK）和写时钟（WCLK）可以连接在一起用于单时钟操作，或者两个时钟可以独立运行用于异步读写应用。时钟频率可达100 MHz。深度扩展可以通过使用一个使能输入进行系统控制，而另一个使能由扩展逻辑控制以引导数据流。CY7C4261/71/81/91V提供四个状态引脚：空、满、可编程几乎空和可编程几乎满。几乎空和几乎满标志可编程到单字粒度，默认为空加7和满减7。这些标志是同步的，即它们的状态变化相对于读时钟（RCLK）或写时钟（WCLK）。当进入或退出空和几乎空状态时，标志仅由RCLK更新；表示几乎满和满状态的标志仅由WCLK更新。同步标志架构保证标志至少保持一个周期的状态。所有配置均采用0.35微米CMOS技术制造，输入ESD保护大于2001V，并通过保护环防止闩锁。
商品特性
- 3.3V操作，用于低功耗和易于集成到低电压系统
- 高速、低功耗、先进先出（FIFO）存储器
- 16K×9（CY7C4261V）
- 32K×9（CY7C4271V）
- 64K×9（CY7C4281V）
- 128K×9（CY7C4291V）
- 高速100MHz操作（10ns读写周期时间）
- 低功耗：ICC = 25 mA，ISB = 4 mA
- 完全异步和同步读写操作
- 空、满和可编程几乎空、几乎满状态标志
- 输出使能（OE）引脚
- 独立的读写使能引脚
- 支持自由运行50%占空比时钟输入
- 宽度扩展能力
- 引脚兼容的3.3V解决方案，用于CY7C4261/71/81/91
- 引脚兼容的密度升级至CY7C42X1V系列
- 提供无铅封装
应用领域
- 高速数据采集
- 多处理器接口
- 通信缓冲