CY7C4255/65/75/85V是高速、低功耗、先入先出（FIFO）存储器，具有时钟读写接口。所有器件均为18位宽，并在引脚和功能上与CY7C42X5V同步FIFO系列兼容。CY7C4255/65/75/85V可级联以增加FIFO深度。可编程特性包括几乎满/几乎空标志。这些FIFO为各种数据缓冲需求提供解决方案，包括高速数据采集、多处理器接口和通信缓冲。这些FIFO具有18位输入和输出端口，由独立的时钟和使能信号控制。输入端口由自由运行时钟（WCLK）和写使能引脚（WEN）控制。当WEN有效时，数据在WCLK信号的上升沿写入FIFO。当WEN保持有效时，每个周期数据持续写入FIFO。输出端口由自由运行读时钟（RCLK）和读使能引脚（REN）以类似方式控制。此外，CY7C4255/65/75/85V具有输出使能引脚（OE）。读和写时钟可以连接在一起用于单时钟操作，或者两个时钟可以独立运行用于异步读写应用。时钟频率可达67 MHz。这些器件具有重传和同步几乎满/几乎空标志特性。深度扩展可以使用级联输入（WXI、RXI）、级联输出（WXO、RXO）和首次加载（FL）引脚实现。WXO和RXO引脚连接到下一个器件的WXI和RXI引脚，最后一个器件的WXO和RXO引脚必须连接到第一个器件的WXI和RXI引脚。第一个器件的FL引脚连接到VSS，所有剩余器件的FL引脚必须连接到VCC。CY7C4255/65/75/85V提供五个状态引脚。这些引脚解码以确定五种状态之一：空、几乎空、半满、几乎满和满。半满标志共享WXO引脚。该标志在独立和宽度扩展配置中有效。在深度扩展中，此引脚提供扩展输出（WXO）信息，用于信号下一个FIFO何时激活。空和满标志是同步的，即它们相对于读时钟（RCLK）或写时钟（WCLK）改变状态。当进入或退出空状态时，标志仅由RCLK更新。表示满状态的标志仅由WCLK更新。同步标志架构确保标志从一个时钟周期到下一个时钟周期保持有效。如果VCC/SMODE连接到VSS，则几乎空/几乎满标志变为同步。所有配置均采用先进的0.35微米CMOS技术制造。输入ESD保护大于2001V，并通过保护环防止闩锁。

3.3V操作，用于低功耗和易于集成到低电压系统
高速、低功耗、先入先出（FIFO）存储器
8K x 18 (CY7C4255V)
16K×18 (CY7C4265V)
32K×18 (CY7C4275V)
64K×18 (CY7C4285V)
0.35微米CMOS，用于速度和功耗
高速100 MHz操作（10 ns读写周期时间）
低功耗：ICC = 30 mA，ISB = 4 mA
完全异步和同时读写操作
空、满、半满以及可编程几乎空和几乎满状态标志
重传功能
输出使能（OE）引脚
独立的读和写使能引脚
支持自由运行50%占空比时钟输入
宽度扩展能力
深度扩展能力
64引脚10x10 STQFP封装
引脚兼容密度升级至CY7C42X5V-ASC系列
引脚兼容3.3V解决方案，用于CY7C4255/65/75/85

	属性	参数值
	商品目录	FIFO存储器
	存储容量	8Kx18
	时钟频率(fc)	40MHz
	工作电压	3V~3.6V
	工作电流	30mA
	访问时间	15ns

	属性	参数值
	功能	同步
	总线方向	单向
	可编程标志支持	有
	工作温度	0℃~+70℃
	功能特性	自动重传功能；输出使能

CY7C4255V-25ASC

商品参数

商品概述

商品特性

应用领域

数据手册PDF