SN74LV161284DLR

SN74LV161284 设计用于 4.5 V 至 5.5 V VCC 工作，该器件可在数据总线之间提供异步双向通信，控制功能的实现可最大程度降低外部时序要求。该器件具有8个双向位；当DIR为高电平时，数据可沿A至B方向传输，当DIR为低电平时，数据沿B至A方向传输。该器件还包含5个用于驱动线缆侧的驱动器，以及4个接收器。SN74LV161284有一个专用于HOST LOGIC线路的接收器，以及一个用于驱动PERI LOGIC线路的驱动器。输出驱动模式由高驱动(HD)控制引脚决定。当HD为高电平时，B、Y和PERI LOGIC OUT输出为推挽配置；当HD为低电平时，为开漏配置，符合IEEE Std 1284-I (level-1 type)和IEEE Std 1284-II (level-2 type)并行外设接口规范中规定的驱动要求。除HOST LOGIC IN和PERI LOGIC OUT外，所有线缆侧引脚都集成了1.4-kΩ上拉电阻。当关联输出驱动器处于低电平状态，或输出电压高于VCC CABLE时，上拉电阻会关闭。如果VCC CABLE断电，PERI LOGIC OUT会被置为低电平。该器件有两个供电电压，VCC设计用于4.5 V 至 5.5 V 工作，VCC CABLE仅为线缆侧的输出缓冲器供电，设计用于4.5 V 至 5.5 V 工作。

• 所有开漏输出集成1.4-kΩ上拉电阻，无需分立电阻
• 符合IEEE Std 1284-I (Level-1 Type)和IEEE Std 1284-II (Level-2 Type)电气规范
• 直通架构优化PCB布局
• 闭锁性能超过250 mA，符合JEDEC 17标准
• ESD防护超过JESD 22标准
• 人体模型ESD等级4000-V (A114-A)
• 机器模型ESD等级300-V (A115-A)
• 充电器件模型ESD等级2000-V (C101)