GS81280Z18GT-333I

GS81280Z18/36GT 是一个 144Mbit 同步静态 SRAM。NBT SRAM，如 ZBT、NtRAM、NoBL 或其他流水线读/双延迟写或直通读/单延迟写 SRAM，通过消除在从读周期切换到写周期时需要插入取消选择周期，允许利用所有可用的总线带宽。因为它是同步设备，地址、数据输入和读/写控制输入在输入时钟的上升沿捕获。突发顺序控制（LBO）必须连接到电源轨以进行正确操作。异步输入包括睡眠模式使能（ZZ）和输出使能。输出使能可用于覆盖输出驱动器的同步控制，并在任何时候关闭 RAM 的输出驱动器。写周期是内部自定时的，由时钟输入的上升沿启动。此功能消除了异步 SRAM 所需的复杂片外写脉冲生成，并简化了输入信号时序。GS81280Z18/36GT 可由用户配置为在流水线或直通模式下操作。作为流水线同步设备操作，意味着除了捕获输入信号的上升沿触发寄存器外，设备还包含一个上升沿触发的输出寄存器。对于读周期，流水线 SRAM 输出数据在访问周期期间由边沿触发输出寄存器临时存储，然后在下一个时钟上升沿释放到输出驱动器。GS81280Z18/36GT 采用高性能 CMOS 技术实现，并采用 JEDEC 标准的 100 引脚 TQFP 封装。

• NBT（无总线转向）功能允许零等待读写读总线利用率；完全引脚兼容于流水线和直通 NtRAM、NoBL 和 ZBT SRAM
• 2.5 V 或 3.3 V ±10% 核心电源供应
• 2.5 V 或 3.3 V I/O 电源供应
• 用户可配置的流水线和直通模式
• LBO 引脚用于线性或交错突发模式
• 引脚兼容于 4Mb、9Mb、18Mb、36Mb 和 72Mb 设备
• 字节写操作（9 位字节）
• 3 个芯片使能信号，便于深度扩展
• ZZ 引脚用于自动掉电
• 符合 RoHS 的 100 引脚 TQFP 封装可用