GS8342TT38BGD-500I

GS8342TT06/11/20/38BD符合通用I/O同步SRAM的SigmaDDR-II+ SRAM引脚排列标准，是37,748,736位（36Mb）的SRAM。它们是低功耗、低电压HSTL I/O SRAM系列的一部分，旨在以实现经济高效的高性能网络系统所需的速度运行。从系统架构的角度来看，通用I/O SRAM在以读为主或块传输应用中很有吸引力，SigmaDDR-II+ SRAM接口和真值表针对突发读写进行了优化。读写操作是“突发”操作，一旦开始就无法停止，每次都会传输两拍数据。

• 2.5个时钟延迟
• 具备同时读写的SigmaDDR™接口
• 符合JEDEC标准的引脚排列和封装
• 双倍数据速率接口
• 字节写入控制在数据输入时采样
• 2次突发读写
• 数据（D）、字节写入（BW上划线）和时钟（K、K上划线）输入采用双范围片上终端（ODT）
• 1.8V ±100mV的核心电源
• 1.5V或1.8V的HSTL接口
• 流水线读取操作
• 完全连贯的读写流水线
• 具有用于可编程输出驱动强度的ZQ引脚
• 支持数据有效引脚（QVLD）
• 符合IEEE 1149.1 JTAG标准的边界扫描
• 165球、13mm×15mm、1mm球间距的BGA封装
• 提供符合RoHS标准的165球BGA封装

• 读为主的应用
• 块传输应用