71P74604S200BQ
71P74604S200BQ
- 品牌名称
- RENESAS(瑞萨)/IDT
- 商品型号
- 71P74604S200BQ
- 商品编号
- C6701610
- 商品封装
- CABGA-165(13x15)
- 包装方式
- 托盘
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 边界扫描(JTAG)功能;内置延迟锁定环 |
商品概述
IDT QDRII 四字突发SRAM是高速同步存储器,具有独立的双数据率读写数据端口。每个时钟周期发生四次数据字传输,提供四数据率性能。与标准SRAM常见I/O单数据率设备相比,在等效时钟速度下,数据访问增加了四倍。考虑到QDRII允许时钟速度超过标准SRAM设备,在大多数应用中,吞吐量可以增加远超过四倍。使用独立的读写数据访问端口,通过消除双向总线的需求简化了系统设计。与QDRII相关的所有总线都是单向的,可以在非常高的总线速度下优化信号完整性。QDRII在数据输出总线和回波时钟上具有可调输出阻抗,允许用户调整总线以实现低噪声和高性能。QDRII具有单个SDR地址总线,读写地址复用。读写地址交错,每个最多每隔一个周期发生一次。如果在一个周期上没有操作发生,后续周期可以从读或写开始。在写操作期间,可以通过使用字节写控制信号来阻止单个字节的写入。QDRII具有回波时钟,为用户提供与数据输出精确同步的时钟,并具有匹配的阻抗和信号质量。用户可以使用回波时钟进行数据的下游时钟同步。回波时钟消除了用户需要产生具有精确时序、定位和信号质量的替代时钟来保证数据捕获的需求。由于回波时钟由驱动数据输出的同一源生成,与数据的关系不会受到电压、温度和工艺的显著影响,如果时钟由外部源生成则不然。QDRII SRAM的所有接口都是HSTL,允许速度超过使用任何形式TTL接口的SRAM设备。接口可以扩展到更高电压高达1.9V,以便在必要时与1.8V系统接口。该器件具有VDDQ和单独的Vref,允许用户指定接口工作电压,独立于器件核心电压1.8V VDD。输出阻抗控制允许用户调整驱动强度以适应各种负载和传输线。该器件能够同时在输入和输出端口上维持全带宽。所有数据以四字突发形式,具有突发级别的寻址能力。
商品特性
- 18Mb密度(1Mx18, 512kx36)
- 独立、分离的读写数据端口
- 支持并发事务
- 双回波时钟输出
- 所有SRAM访问上的4字突发
- 复用地址总线,每个时钟周期一个读或一个写请求
- DDR双数据率数据总线
- 每个端口每两个时钟周期四字突发数据
- 每个时钟周期四次字传输
- 通过控制逻辑进行深度扩展
- HSTL1.5V输入,可扩展以接收1.4V至1.9V信号
- 可调输出驱动器
- 可驱动HSTL、1.8V TTL或任何1.4V至1.9V电压电平
- 输出阻抗可调从35Ω到70Ω
- 1.8V核心电压VDD
- 165球,1.0mm间距,13mm x 15mm fBGA封装
- JTAG接口
- 71P74604S250BQ
- 71T75702S75PFG
- 71T75802S133PF
- 714-91-208-31-018000
- SXT2248EE38-16.000M
- SXT2247BB27-25.000M
- 714-91-212-31-012000
- SXT2248EE38-24.000M
- SXT2247BB27-30.000M
- SXT2248EE38-25.000M
- 714-91-218-31-018000
- 71S107-802N5
- SXT2247BB27-40.000M
- 714-91-224-31-012000
- SXT2248EE48-12.000M
- 71S201-K00N5
- 714-91-226-31-007000
- 714-91-228-31-018000
- 714-91-240-31-012000
- 714-91-244-31-018000
- 714-91-246-41-001000

