SI5383B-D13169-GM

Si5383/84将业界最小尺寸和最低功耗的网络同步器时钟与无与伦比的频率合成灵活性和超低抖动相结合。Si5383/84非常适合无线回传、IP无线电、小型和宏蜂窝无线通信系统，以及需要传统和基于分组的网络同步的数据中心交换机。 三个独立的DSPLL可分别配置为SyncE PLL、IEEE 1588 DCO或用于处理器/FPGA时钟的通用PLL。Si5383/84还可用于需要符合Stratum 3/3E标准的传统SETS系统。此外，DSPLL D支持锁定到1 PPS输入频率。DCO模式可提供精确至万亿分之一（ppt）的定时调整。Si5383/84的独特设计使该器件能够接受宽频率范围的TCXO/OCXO参考，且参考时钟抖动不会降低输出性能。Si5383/84可通过串行接口进行配置，使用ClockBuilder Pro软件对Si5383/84进行编程十分简便。也提供工厂预编程器件。

• 单块单片IC中集成一个或三个DSPLL，支持灵活的SyncE/IEEE 1588和SETS架构
• 满足以下标准要求：ITU-T G.8273.1 T-GM、ITU-T G.8273.2 T-BC、T-TSC、同步以太网（SyncE）ITU-T G.8262 EEC选项1和2、ITU-T G.812类型III、IV、ITU-T G.813选项1、Telcordia GR-1244、GR-253（Stratum-3/3E）
• 每个DSPLL可从任何输入频率生成任何输出频率
• 输入频率范围：外部晶体：25 - 54 MHz，参考时钟：5 - 250 MHz，差分时钟：8 kHz - 750 MHz，LVCMOS时钟：1 PPS、8 kHz - 250 MHz
• 输出频率范围：差分：1 PPS、100 Hz - 718.5 MHz，LVCMOS：1 PPS、100 Hz - 250 MHz
• 每个DSPLL上的引脚或软件可控DCO，典型分辨率为1 ppt/步
• TCXO/OCXO参考输入决定DSPLL自由运行/保持精度和稳定性
• 出色的抖动性能
• 每个DSPLL可编程环路带宽：1 PPS输入：1 mHz和10 mHz，其他所有输入：1 mHz至4 kHz
• 高度可配置的输出驱动器：LVDS、LVPECL、LVCMOS、HCSL、CML
• 核心电压：VDD：1.8 ± 5%，VDDA：3.3 ± 5%
• 独立输出电源引脚：3.3 V、2.5 V或1.8 V
• 内置电源滤波
• 状态监控：LOS、LOL：1 PPS - 750 MHz，OOF：8 kHz - 750 MHz
• I2C串行接口
• ClockBuilder Pro软件工具简化器件配置
• 5输入、7输出、56引脚LGA
• 温度范围：-40至+85 ℃
• 无铅，符合RoHS-6标准

• 同步以太网（SyncE）ITU-T G.8262 EEC选项1和2
• ITU-T G.8273.1定义的电信主时钟（T-GM）
• ITU-T G.8273.2定义的电信边界时钟和从时钟（T-BC、T-TSC）
• IEEE 1588（PTP）从时钟同步
• Stratum 3/3E、G.812、G.813、GR-1244、GR-253网络同步
• Hz/PPS时钟倍增器
• 单块单片IC中集成一个或三个独立的DSPLL，支持灵活的SyncE/IEEE 1588和SETS架构