AD9572ACPZLVD-R7

AD9572 具备多输出时钟发生器功能，集成两个片上 PLL 内核，针对包含以太网接口的光纤通道线卡应用进行了优化。其整数 N 型 PLL 设计基于成熟的高性能、低抖动频率合成器系列，可最大限度提升网络性能。对相位噪声和抖动要求苛刻的其他应用也能从该器件中受益。 PLL 部分由低噪声相位 - 频率检测器（PFD）、精密电荷泵（CP）、低相位噪声压控振荡器（VCO）以及预编程反馈分频器和输出分频器组成。通过将外部晶体或参考时钟连接到 REFCLK 引脚，最高 156.25 MHz 的频率可锁定到输入参考信号。每个输出分频器和反馈分频器的分频比都针对所需输出速率进行了预编程。 第二个 PLL 同样作为整数 N 型合成器工作，并驱动两个用于 106.25 MHz 工作的 LVPECL 或 LVDS 输出缓冲器。无需外部环路滤波器组件，从而节省了宝贵的设计时间和电路板空间。 AD9572 采用 40 引脚、6 mm×6 mm 引脚框架芯片级封装（LFCSP），可由单一 3.3 V 电源供电。工作温度范围为 -40℃ 至 +85℃。

• 完全集成的双 VCO/PLL 内核
• 在 106.25 MHz 下，从 0.637 MHz 至 10 MHz 的均方根抖动为 0.22 ps
• 在 156.25 MHz 下，从 1.875 MHz 至 20 MHz 的均方根抖动为 0.19 ps
• 在 125 MHz 下，从 12 kHz 至 20 MHz 的均方根抖动为 0.42 ps
• 输入晶体或时钟频率为 25 MHz
• 针对 106.25 MHz、156.25 MHz、33.33 MHz、100 MHz 和 125 MHz 预设分频比
• 可选 LVPECL 或 LVDS 输出格式
• 集成环路滤波器
• 参考时钟输出副本
• 通过跨接引脚配置速率
• 功耗 0.71 W（LVDS 工作模式）
• 功耗 1.07 W（LVPECL 工作模式）
• 3.3 V 工作电压
• 节省空间的 6 mm×6 mm、40 引脚 LFCSP 封装

• 光纤通道线卡、交换机和路由器
• 支持千兆以太网/PCIe
• 低抖动、低相位噪声时钟生成