HEF4046BT,652

HEF4046B是一款锁相环电路，由一个线性压控振荡器（VCO）和两个不同的相位比较器组成，具备一个公共信号输入放大器和一个公共比较器输入。必要时，还提供一个7V稳压（齐纳）二极管用于电源电压调节。 它在推荐的Vpp电源电压范围（相对于Vss，通常为地）2V至15V内工作。未使用的输入必须连接到VDD、VSS或其他输入。 VCO需要一个外部电容（C1）和一个电阻（R1），还可选择使用另一个电阻（R2）。电阻R1和电容C1决定VCO的频率范围，而电阻R2可根据需要使VCO产生频率偏移。VCO的高输入阻抗简化了低通滤波器的设计；它允许设计者在电阻/电容取值上有广泛的选择。为避免对低通滤波器造成负载，在SF_OUT（引脚10）提供了VCO输入电压的源极跟随器输出。如果使用该输出，应从SF_OUT连接一个负载电阻（RL）到VSS。若不使用，SF_OUT应悬空。VCO输出（引脚4）可以直接连接到比较器输入COMP_IN（引脚3），也可通过一个分频器连接。抑制输入INH_IN（引脚5）为低电平时使能VCO和源极跟随器，为高电平时则将二者关闭以最小化待机功耗。 相位比较器信号输入SIG_IN（引脚14）可以直接耦合，前提是信号摆幅在标准HE4000B系列输入逻辑电平之间。对于摆幅较小的信号，必须通过电容耦合到信号输入处的自偏置放大器。相位比较器1是一个异或网络。信号和比较器输入频率必须具有50%的占空比才能获得最大锁定范围。当信号输入处没有信号或噪声时，相位比较器的平均输出电压等于0.5VDD。VCO输入VCO_IN的平均电压由连接到相位比较器1输出的低通滤波器提供。这也使VCO以中心频率（f0）振荡。频率捕获范围（2fC）定义为：如果PLL最初处于失锁状态，输入信号能使PLL锁定的频率范围。频率锁定范围（2ft）定义为：如果PLL最初处于锁定状态，输入信号能使环路保持锁定的频率范围。捕获范围小于或等于锁定范围。 使用相位比较器1时，PLL能够实现锁定的频率范围（捕获范围）取决于低通滤波器的特性，并且该范围可以与锁定范围一样大。相位比较器1使PLL系统即使在输入信号存在大量噪声的情况下仍能保持锁定。这种类型的相位比较器的一个典型特性是，它可能会锁定到接近VCO中心频率谐波的输入频率。另一个典型特性是，信号和比较器输入之间的相位角在0°到180°之间变化，在中心频率处为90°。 相位比较器2是一个边沿控制的数字存储网络。它由四个触发器、控制门和一个三态输出电路组成，该输出电路包含p型和n型驱动器，具有一个公共输出节点。当p型或n型驱动器导通时，它们分别将输出拉至VDD或VSS。这种类型的相位比较器仅对SIG_IN和COMP_IN处信号的上升沿起作用。因此，这些信号的占空比并不重要。 如果信号输入频率高于比较器输入频率，p型输出驱动器大部分时间保持导通，其余时间p型和n型驱动器均关闭（三态）。如果信号输入频率低于比较器输入频率，n型输出驱动器大部分时间保持导通，其余时间p型和n型驱动器均关闭。如果信号输入和比较器输入频率相等，但信号输入在相位上滞后于比较器输入，n型输出驱动器将在与相位差对应的时间内保持导通。如果比较器输入在相位上滞后于信号输入，p型输出驱动器将在与相位差对应的时间内保持导通。随后，连接到该相位比较器的低通滤波器电容上的电压会被调整，直到信号和比较器输入在相位和频率上都相等。在这个稳定点，p型和n型驱动器都保持关闭，因此相位比较器输出变为开路，并保持低通滤波器电容上的电压。

• 全静态工作
• 5V、10V和15V参数额定值
• 标准化对称输出特性
• 工作温度范围为 -40℃至 +85℃
• 符合JEDEC标准JESD 13 - B