STM32F205ZCT6
高性能ARM Cortex-M3 MCU,具有256 KB Flash、120 MHz CPU和ART加速器
- 品牌名称
- ST(意法半导体)
- 商品型号
- STM32F205ZCT6
- 商品编号
- C410525
- 商品封装
- LQFP-144(20x20)
- 包装方式
- 托盘
- 商品毛重
- 1.26克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 单片机(MCU/MPU/SOC) | |
| CPU内核 | ARM Cortex-M3 | |
| CPU最大主频 | 120MHz | |
| CPU位数 | 32 Bit | |
| 程序存储容量 | 256KB | |
| 程序存储器类型 | FLASH | |
| RAM容量 | 100KB |
| 属性 | 参数值 | |
|---|---|---|
| EEPROM容量 | - | |
| I/O数量 | 114 | |
| ADC(位数) | 12bit | |
| DAC(位数) | 12bit | |
| 振荡器类型 | 内置 | |
| 工作电压 | 1.8V~3.6V | |
| 工作温度 | -40℃~+85℃ |
商品概述
STM32F205xx/STM32F207xx和STM32F215xx/STM32F217xx微控制器系列采用Arm 32位Cortex-M3内核的r2p0-v2版本。本勘误表适用于这些微控制器的Y、X、1、V和2版本。
商品特性
- Cortex-M3内核限制:
- 当被中断或出现故障时,基址在列表中的LDRD指令可能导致基址寄存器错误。
- 事件寄存器不会被中断和调试设置。
- 对堆栈指针的中断加载可能导致错误行为。
- SVC和BusFault/MemManage可能无序发生。
- 系统限制:
- 不支持ART加速器预取队列指令。
- 调试停止模式和系统滴答定时器存在问题。
- 调试带有WFE入口的停止模式存在问题。
- 使用多个唤醒源时从待机模式唤醒的序列存在问题。
- 无法使用无NJTRST引脚的全JTAG配置。
- 用户软件无法读取DBGMCU_CR寄存器。
- 将PH10和PI10配置为外部中断时存在错误。
- 同时管理AHB和APB外设时DMA2数据可能损坏。
- DMA传输期间降低APB时钟存在问题。
- MPU对RTC和IWDG寄存器的属性管理可能不正确。
- RCC外设时钟启用后需要延迟。
- 电池充电监测低于2.4V时存在问题。
- 内部噪声影响ADC精度。
- RDP级别2和扇区写保护配置存在问题。
- IWDG外设限制:
- STOP模式下RVU和PVU标志不会重置。
- I2C外设限制:
- 未完全支持SMBus标准。
- 错误放置Stop后无法生成Start。
- "重复Start条件的建立时间"时序参数不匹配。
- 未设置OVR标志时t_VD;DAT数据有效时间被违反。
- 当VDD_I2C总线高于((VDD+0.3)/0.7)V时,SDA和SCL的最大上升时间(tr)均被违反。
- I2S外设限制:
- 在16位扩展到32位PCM长同步模式下WS信号生成错误。
- I2S从模式下,启用I2S时WS电平必须由外部主设备设置。
- I2S从模式下与主设备通信期间可能失步。
- USART外设限制:
- 如果接收器时钟速度偏差,空闲帧不会被检测到。
- 全双工模式下,奇偶校验错误(PE)标志可通过写入数据寄存器清除。
- 使用地址标记检测在静音模式下接收时,奇偶校验错误(PE)标志不会被设置。
- 无论nCTS输入线状态如何,都会传输Break帧。
- 协议违规后nRTS信号异常拉低。
- 从智能卡采样NACK信号时,Start位检测过早。
- Break请求可能阻止传输完成标志(TC)被设置。
- 当在TXE事件上发送数据时,保护时间未被遵守。
- 当RE或UE=0时nRTS处于活动状态。
- bxCAN外设限制:
- 不支持时间触发通信模式。
- OTG_FS外设限制:
- 所有通道同时禁用时RxFIFO中的数据会被覆盖。
- 接收IN数据包且未配置TxFIFO时,OTG主机阻塞接收通道。
- 通道禁用时未生成主机通道暂停中断。
- 软件读取OTG_FS_DCFG寄存器值时存在错误。
- USB OTG FS外设正常运行需要最低AHB频率。
- Ethernet外设限制:
- 传输无TCP、UDP或ICMP负载的IPv6数据包时插入错误的第3层(L3)校验和。
- Ethernet MAC处理接收的IPv6帧中的无效扩展头。
- 传输完成后恰好1个时钟周期收到TxFIFO刷新命令时,MAC会卡在空闲状态。
- 传输帧数据损坏。
- 对同一寄存器的连续写入操作可能未被完全考虑。
- MCO PLL时钟引脚不符合Ethernet IEEE802.3长期抖动规范。
- FSMC外设限制:
- 读取同步存储器时插入虚拟读周期。
- FSMC同步模式和NWAIT信号被禁用。
- 当bank1处于同步模式(CBURSTRW位设置)时,FSMC NOR Flash/PSRAM控制器对bank2至4的异步访问存在问题。
- SDIO外设限制:
- SDIO硬件流控制存在问题。
- 无CRC的响应后出现错误的CCRCFAIL状态。
- MCP130T-300I/TT
- 78D06LG-AA3-R
- BT169EG-T92-B
- LR1801G-33-SH2-R
- MCR100L-6-B-T92-B
- 2SC5353L-TF3-T
- RB751V40G-CB2-R
- UT2305G-AE2-R
- UTT24N06G-TN3-R
- UTT6NP10G-S08-R
- 75232G-R20-R
- THC63LVDM83D-1SRP
- THC63LVDF84B-1SRQ
- THC63LVDF84C-MSRA
- THC63LVD1022-1TTA
- THC63LVD1024-1LTN
- THC63LVD1027-1SRP
- THCV235-NNTA
- THCV236-NNTA
- AS0BC21-S40BE-7H
- AS0BC21-S40BM-7H



