SCAN921025SLC/NOPB

SCAN921025可将10位宽的并行LVCMOS/LVTTL数据总线转换为带有嵌入式时钟的单路高速总线LVDS串行数据流。SCAN921226接收总线LVDS串行数据流，并将其转换回10位宽的并行数据总线，同时恢复并行时钟。 两款器件均符合IEEE 1149.1边界扫描测试标准。IEEE 1149.1特性使设计或测试工程师能够通过标准测试访问端口（TAP）访问背板或电缆互连，并能验证差分信号完整性。这对器件还具备全速内置自测试（BIST）模式，可在全速状态下验证串行器和解串器之间的互连情况。 SCAN921025通过背板或电缆传输数据。单差分对数据路径使PCB设计更简单。此外，减少的电缆、PCB走线数量和连接器尺寸可大幅降低成本。由于一个输出端可串行传输时钟和数据位，因此消除了时钟与数据以及数据与数据之间的偏移。掉电引脚可在不使用任何一个器件时通过降低电源电流来节省功耗。在串行器上电时，您可以选择激活同步模式，也可让解串器使用同步到随机数据功能。通过使用同步模式，解串器将在指定的锁定时间内锁定信号。此外，嵌入式时钟确保总线每12位周期有一次跳变，这消除了因电缆充电状态导致的传输错误。此外，您可以将SCAN921025的输出引脚置于三态以实现高阻抗状态。PLL可锁定30 MHz至80 MHz之间的频率。 SCAN921025和SCAN921226是一款10位串行器和解串器芯片组，设计用于在30至80 MHz的时钟速度下通过差分背板传输数据。该芯片组还能够通过非屏蔽双绞线（UTP）电缆驱动数据。 该芯片组有三种工作的活跃状态：初始化、数据传输和重新同步；以及两种被动状态：掉电和三态。除了活跃和被动状态外，还有用于JTAG访问和全速BIST的测试模式。

• 符合IEEE 1149.1（JTAG）标准，具备全速BIST测试模式。
• 从PLL锁定到随机数据模式的时钟恢复功能。
• 每个数据传输周期都有指定跳变 芯片组（发送器 + 接收器）功耗 <600 mW（典型值）@ 80 MHz
• 单差分对消除多通道偏移
• 800 Mbps总线LVDS串行数据速率（时钟为80 MHz时）
• 10位并行接口，用于1字节数据加2个控制位
• 同步模式和锁定指示 可编程时钟边沿触发
• 断电时接收器输入呈高阻抗
• 总线LVDS串行输出额定负载为27Ω
• 小型49引脚NFBGA封装