DS90CR484VJDX/NOPB

DS90CR483 发送器将 48 位 CMOS/TTL 数据转换为八个 LVDS（低压差分信号）数据流。一个相位锁定的发送时钟通过第九个 LVDS 链路与数据流并行传输。每个发送时钟周期，采样并传输 48 位输入数据。DS90CR484 接收器将 LVDS 数据流重新转换回 48 位 CMOS/TTL 数据。在 112MHz 的发送时钟频率下，每条 LVDS 数据通道以 672Mbps 的速率传输 48 位 TTL 数据。使用 112MHz 时钟，数据吞吐量为 5.38Gbit/s（672M字节/秒）。

数据线的复用提供了显著的电缆减少。长距离并行单端总线通常需要每个活动信号配一根地线（并且具有非常有限的噪声抑制能力）。因此，对于 48 位宽的数据和一个时钟，最多需要 98 根导体。使用该 Channel Link 芯片组，最少只需要 19 根导体（8 对数据线、1 对时钟线和至少一根地线）。这提供了 80% 的电缆宽度减少，从而节省了系统成本，减少了连接器的物理尺寸和成本，并由于电缆更小的形式因素而降低了屏蔽要求。

48 个 CMOS/TTL 输入可以支持多种信号组合。例如，6 个 8 位字或 5 个 9 位（字节+奇偶校验）和 3 个控制信号。

DS90CR483/DS90CR484 芯片组相比之前的 Channel Link 设备有所改进，提供更高的带宽支持和更长的电缆驱动，并在三个方面进行了增强。为了增加带宽，最大时钟频率提高到 112 MHz，并提供了 8 个串行 LVDS 输出。通过用户可选的预加重功能增强了电缆驱动，在转换期间提供额外的输出电流以抵消电缆负载效应。还提供了可选的逐周期 DC 平衡，以减少 ISI（符号间干扰）。借助预加重和 DC 平衡，在接收端提供了低失真的眼图。增加了电缆去偏斜功能，能够对长达 ±1 LVDS 数据位时间（最高 80 MHz 时钟频率）的成对偏斜进行去偏斜。这三个增强功能使得能够驱动 5 米以上的电缆。

• 最高 5.38 Gbits/sec 带宽
• 33 MHz 至 112 MHz 输入时钟支持
• LVDS SER/DES 减少电缆和连接器尺寸
• 预加重减少电缆负载效应
• 发送器提供的 DC 平衡数据传输减少 ISI 失真
• 电缆去偏斜 ± LVDS 数据比特时间（最高 80 MHz 时钟速率）
• 5V 耐受的 TxIN 和控制输入引脚
• 流通式引脚布局便于 PCB 设计
• +3.3 V 电源电压
• 发送器拒绝周期间抖动
• 符合 ANSI/TIA/EIA-644-1995 LVDS 标准
• 两种设备均提供 100 引脚 TQFP 封装