SN65LVDS94DGG
SN65LVDS94 LVDS串行解串器接收器
SMT扩展库SMT补贴嘉立创PCB免费打样
- 描述
- LVDS串行解串器接收器，支持高达1.904 Gbps的数据速率，适用于点对点子系统通信，具有低EMI和5 V容差SHTDN输入。
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN65LVDS94DGG
- 商品编号
- C3194514
- 商品封装
- TFSOP-56-6.1mm
- 包装方式
- 管装
- 商品毛重
- 0.442667克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 串行器/解串器 | |
| 类型 | 解串器 | |
| 数据速率 | 1.904Gbps |
| 属性 | 参数值 | |
|---|---|---|
| 时钟频率(fc) | - | |
| 工作电压 | 3.3V | |
| 工作温度 | -40℃~+85℃ |
商品概述
SN65LVDS94 LVDS 串行器/解串行器接收器包含四个串行输入7位并行输出移位寄存器、一个7倍时钟合成器和五个低压差分信号（LVDS）线接收器，集成于单个集成电路中。这些功能允许通过五个平衡对导体从兼容的发射器（如SN65LVDS93和SN65LVDS95）接收同步数据，并扩展为28位单端LVTTL同步数据，传输速率较低。
在接收时，高速LVDS数据以LVDS输入时钟（CLKIN）七倍的速率被接收并加载到寄存器中。然后，数据以CLKIN的速率卸载到28位宽的LVTTL并行总线上。一个锁相环时钟合成器电路生成7倍时钟用于内部时钟，并为扩展数据生成输出时钟。SN65LVDS94在输出时钟（CLKOUT）的上升沿提供有效数据。
这些设备具有有限的内置ESD保护。在存储或处理过程中，应将引脚短接在一起或将设备放置在导电泡沫中，以防止MOS门受到静电损伤。
SN65LVDS94仅需五个差分输入线路的端接电阻，且几乎不需要控制。数据总线在发射器输入端和接收器输出端看起来相同，数据传输对用户透明。唯一的用户干预可能是使用关断/清除（SHTDN）低电平有效输入来禁止时钟并关闭LVDS接收器，以降低功耗。该信号上的低电平会将所有内部寄存器清零。
SN65LVDS94的工作环境温度范围为-40℃至85℃。
商品特性
- 最高1.904 Gbps的数据吞吐量，适合点对点子系统通信，并具有极低的电磁干扰
- 4个数据通道和时钟低压差分输入通道，28个数据和时钟低压TTL输出通道
- 单3.3V电源供电，典型功耗250 mW
- 5V耐受的SHTDN输入
- 上升沿触发时钟输出
- 总线引脚可承受4 kV HBM ESD
- 采用薄型小尺寸封装，端子间距为20密耳
- 禁用时消耗1 mW
- 宽相位锁定输入频率范围20 MHz至68 MHz
- PLL无需外部组件
- 满足或超过ANSI EIA/TIA-644标准的要求
- 工业温度等级：TA = -40°C至85°C
- 可替代DS90CR286
应用领域
- 16位总线扩展
- 带奇偶校验的16位总线扩展
- 低成本虚拟背板收发器