立创商城logo
购物车0
CY2DP3110AI引脚图
  • 引脚图
  • 焊盘图

温馨提醒:图片仅供参考,商品以实物为准

CY2DP3110AI

CY2DP3110AI

SMT扩展库PCB免费打样
私有库下单最高享92折
商品型号
CY2DP3110AI
商品编号
C2956977
商品封装
LQFP-32(7x7)​
包装方式
管装
商品毛重
1克(g)

商品参数

属性参数值
商品目录时钟缓冲器/驱动器/分配器
最大输出频率1.5GHz
输入通道数2
输出通道数10
属性参数值
工作电压2.375V~2.625V;3.135V~3.465V
输出偏斜-
工作温度-40℃~+85℃
功能特性多路扇出/隔离驱动

商品概述

CY2DP3110是一款低偏斜、低传播延迟的2到10差分扇出缓冲器,旨在满足高性能时钟和数据分配应用的要求。该器件采用硅锗技术实现,具有全差分内部架构,经过优化可在高达1.5 GHz的工作频率下实现低信号偏斜。该器件具有两个差分输入路径,内部进行多路复用。此多路复用器由CLK_SEL引脚控制。CY2DP3110不仅可以作为差分时钟缓冲器,还可以作为信号电平转换器,将HSTL单端信号扇出到10个ECL/PECL差分负载。为此提供了一个外部偏置引脚VBB。在这种应用中,VBB引脚应连接到CLKA#或CLKB#输入之一,并通过一个0.01 μF的电容器接地。传统上,在ECL中,它用于为可能具有不同自偏置点的接收单端输入提供参考电平。由于CY2DP3110在时序预算中引入的抖动可以忽略不计,因此它是在通信系统的背板和电路板上分配高频、高精度时钟的理想选择。此外,先进的电路设计方案,如内部温度补偿,确保CY2DP3110在各种平台上都能提供一致的性能。

商品特性

  • 十个ECL/PECL差分输出
  • 一个ECL/PECL差分或单端输入(CLKA)
  • 一个HSTL差分或单端输入(CLKB)
  • 热插拔/热插入
  • 典型输出到输出偏斜为29 ps
  • 典型器件间偏斜为95 ps
  • 典型传播延迟为400 ps
  • 典型均方根相位抖动为0.1 ps
  • 1.5 GHz工作频率(最大toggle频率为2.7 GHz)
  • PECL和HSTL模式电源范围:VCC = 2.5V ± 5%至3.3V ± 5%,VEE = 0V
  • ECL模式电源范围:VEE = -2.5V ± 5%至 -3.3V ± 5%,VCC = 0V
  • 工业温度范围:-40°C至85°C
  • 32引脚TQFP封装
  • 类似100K ECL的温度补偿
  • 引脚与MC100ES6111兼容

数据手册PDF