CY29972AIT

CY29972集成了一个PLL，为高性能微处理器提供低偏斜和低抖动的时钟输出。三个独立的四输出组和一个独立的PLL反馈输出（FB_OUT）为可能的输出配置提供了出色的灵活性。若将VCO配置为在200 MHz至480 MHz之间运行，则可确保PLL稳定运行。这允许实现高达125 MHz的宽范围输出频率。鉴相器将输入参考时钟与外部反馈输入进行比较。对于正常操作，外部反馈输入（FB_IN）连接到反馈输出（FB_OUT）。内部VCO以FB_SEL(0:2)和VCO_SEL选择输入设置的输入参考时钟的倍数运行（参考频率表）。然后对VCO频率进行分频以提供所需的输出频率。这些分频器由SELA(0,1)、SELB(0,1)、SELC(0,1)选择输入设置（见下表）。在VCO需要以相对较低的频率运行且可能不稳定的情况下，将VCO_SEL置为低电平，将VCO频率除以2。这可保持所需的输出关系，但可增强PLL锁定范围。CY29972还能够提供反相输出时钟。当INV_CLK置为高电平时，QC2和QC3输出时钟反相。这些时钟可用作CY29972或第二个PLL设备的反馈输出，为特定设计生成提前或延迟时钟。这种反相不会影响输出间的偏斜。

• 输出频率高达125 MHz
• 12个时钟输出：频率可配置
• 最大输出间偏斜350 ps
• 可配置输出禁用
• 两个参考时钟输入用于动态切换
• 振荡器或晶体参考输入
• 支持扩频
• 无毛刺输出时钟转换
• 3.3 V电源供电
• 与MPC972引脚兼容
• 工业温度范围：-40℃至+85℃
• 52引脚薄型四方扁平封装（TQFP）