CY7C1352F-200AC

CY7C1352F是一款3.3V、256K x 18的同步流水线突发静态随机存取存储器（SRAM），专门设计用于支持无等待状态插入的无限真正背靠背读写操作。CY7C1352F配备了先进的无总线延迟（NoBL™）逻辑，可在每个时钟周期传输数据的情况下实现连续的读写操作。这一特性显著提高了SRAM的吞吐量，特别是在需要频繁进行写/读转换的系统中。所有同步输入通过由时钟上升沿控制的输入寄存器，所有数据输出通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。从时钟上升沿起的最大访问延迟为2.8 ns（200-MHz器件）。写操作由两个字节写选择（BW[A:B]上划线）和一个写使能（WE）输入控制。所有写操作通过片上同步自定时写电路进行。三个同步芯片使能（CE1上划线、CE2、CE3上划线）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线争用，在写序列的数据部分，输出驱动器同步进入三态。

• 引脚与ZBT™器件兼容且功能等效
• 内部自定时输出缓冲控制，无需使用OE
• 具备字节写功能
• 256K x 18通用I/O架构
• 单3.3V电源供电
• 2.5V / 3.3V I/O操作
• 快速时钟到输出时间
  • 2.6 ns（250-MHz器件）
  • 2.6 ns（225-MHz器件）
  • 2.8 ns（200-MHz器件）
  • 3.5 ns（166-MHz器件）
  • 4.0 ns（133-MHz器件）
  • 4.5 ns（100-MHz器件）
• 时钟使能（CEN）引脚可暂停操作
• 同步自定时写操作
• 异步输出使能（OE）
• JEDEC标准100 TQFP封装
• 突发能力 — 线性或交错突发顺序
• “ZZ”睡眠模式选项和停止时钟选项