CY7C1350G-200AXCKG

CY7C1350G是一款3.3V、128K×36的同步流水线突发静态随机存取存储器（SRAM），专门设计用于支持无等待状态插入的无限连续读写操作。CY7C1350G配备了先进的无总线延迟（NoBL）逻辑，可在每个时钟周期传输数据的情况下实现连续读写操作。这一特性显著提高了SRAM的吞吐量，特别是在需要频繁进行写/读转换的系统中。所有同步输入都通过由时钟上升沿控制的输入寄存器，所有数据输出都通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。从时钟上升沿起的最大访问延迟为2.8ns（200MHz器件）。写操作由四个字节写选择（BW[A:D]上划线）和一个写使能（WE）输入控制，所有写操作均通过片上同步自定时写电路进行。三个同步芯片使能（CE1上划线、CE2、CE3上划线）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线冲突，在写序列的数据部分，输出驱动器会被同步置为三态。

• 引脚与ZBT器件兼容，功能等效
• 内部自定时输出缓冲器控制，无需使用OE
• 具备字节写能力
• 128K×36通用I/O架构
• 3.3V电源（VDD）
• 2.5V/3.3V I/O电源（VDDQ）
• 快速时钟到输出时间（200MHz器件为2.8ns）
• 时钟使能（CEN）引脚可暂停操作
• 同步自定时写操作
• 异步输出使能（OE）
• 提供无铅100引脚TQFP封装、无铅和含铅119球BGA封装
• 具备突发能力，支持线性或交错突发顺序
• 提供“ZZ”睡眠模式选项