CY7C1460SV25-250BZCKB

CY7C1460SV25/CY7C1462SV25分别是2.5V、1M×36 / 2M×18的同步流水线突发静态随机存取存储器（SRAM），具有无总线延迟（NoBL）逻辑。它们旨在支持无等待状态的无限连续读写操作。CY7C1460SV25/CY7C1462SV25配备了先进的（NoBL）逻辑，可在每个时钟周期传输数据的情况下实现连续的读写操作。此特性显著提高了需要频繁读写转换的系统中的数据吞吐量。CY7C1460SV25/CY7C1462SV25与ZBT设备引脚兼容且功能等效。所有同步输入通过由时钟上升沿控制的输入寄存器。所有数据输出通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。写操作由字节写选择（CY7C1460SV25为BW（上划线）a - BW（上划线）d，CY7C1462SV25为BW（上划线）a - BW（上划线）b）和写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步片选（CE（上划线）1、CE2、CE（上划线）3）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线争用，在写序列的数据部分，输出驱动器同步三态化。

• 引脚与ZBT兼容且功能等效
• 支持250 MHz总线操作，零等待状态
• 可用速度等级为250和167 MHz
• 内部自定时输出缓冲控制，无需使用异步OE
• 全寄存器（输入和输出），用于流水线操作
• 字节写功能
• 2.5 V核心电源
• 2.5 V I/O电源
• 快速时钟到输出时间（250 MHz器件为2.6 ns）
• 时钟使能（CEN）引脚，用于暂停操作
• 同步自定时写
• CY7C1460SV25有JEDEC标准无铅100引脚TQFP封装和含铅165球FBGA封装；CY7C1462SV25有无铅100引脚TQFP封装
• 符合IEEE 1149.1 JTAG边界扫描
• 突发功能 - 线性或交错突发顺序
• “ZZ”睡眠模式选项和停止时钟选项