CY7C1460AV33-200AXCKG

CY7C1460AV33/CY7C1462AV33分别是3.3V、1M×36 / 2M×18的同步流水线突发静态随机存取存储器，具有无总线延迟（NoBL™）逻辑。它们旨在支持无等待状态的无限真正背靠背读写操作。CY7C1460AV33/CY7C1462AV33配备了先进的（NoBL）逻辑，可在每个时钟周期传输数据的情况下实现连续的读写操作。此特性显著提高了需要频繁进行写/读转换的系统中的数据吞吐量。CY7C1460AV33/CY7C1462AV33与ZBT器件引脚兼容且功能等效。所有同步输入通过由时钟上升沿控制的输入寄存器。所有数据输出通过由时钟上升沿控制的输出寄存器。时钟输入由时钟使能（CEN）信号限定，当该信号无效时，操作暂停并延长前一个时钟周期。写操作由字节写选择（CY7C1460AV33的BW̅a - BW̅d和CY7C1462AV33的BW̅a - BW̅b）和写使能（WE）输入控制。所有写操作均通过片上同步自定时写电路进行。三个同步片选（CE̅1、CE2、CE̅3）和一个异步输出使能（OE）便于进行存储体选择和输出三态控制。为避免总线争用，在写序列的数据部分期间，输出驱动器同步进入三态。

• 引脚与ZBT兼容，功能等效
• 支持250 MHz总线操作，零等待状态
• 可用速度等级为250、200和167 MHz
• 内部自定时输出缓冲控制，无需使用异步OE
• 完全寄存器化（输入和输出），用于流水线操作
• 具备字节写能力
• 3.3 V电源供电
• 3.3 V/2.5 V I/O电源供电
• 快速时钟到输出时间为2.6 ns（针对250 MHz器件）
• 时钟使能（CEN）引脚可暂停操作
• 同步自定时写操作
• CY7C1460AV33提供JEDEC标准无铅100引脚TQFP和非无铅165球FBGA封装；CY7C1462AV33提供JEDEC标准无铅100引脚TQFP封装
• 符合IEEE 1149.1 JTAG边界扫描标准
• 具备突发能力，支持线性或交错突发顺序
• 提供“ZZ”睡眠模式选项和停止时钟选项