温馨提醒：图片仅供参考，商品以实物为准

CY7C2644KV18-300BZXI

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C2644KV18-300BZXI
商品编号: C2949167
商品封装: FBGA-165(15x17)
包装方式: 托盘
商品毛重: 1克(g)

商品参数

商品概述

CYRS2642KV18和CYRS2644KV18是1.8V同步流水线静态随机存取存储器（SRAM），采用QDR II+架构。与QDR II架构类似，QDR II+架构由两个独立端口组成：读端口和写端口，用于访问存储阵列。读端口有专用数据输出以支持读操作，写端口有专用数据输入以支持写操作。QDR II+架构具有独立的数据输入和输出，完全消除了通用输入/输出设备中数据总线“反转”的需求。通过公共地址总线访问每个端口。读和写地址在输入（K）时钟的交替上升沿锁存。对QDR II+读和写端口的访问彼此完全独立。为了最大化数据吞吐量，读和写端口均配备DDR接口。每个地址位置关联两个18位字（CYRS2642KV18）或36位字（CYRS2644KV18），它们会顺序突发进出设备。由于数据可以在两个输入时钟（K和K非）的每个上升沿进出设备，因此在消除总线“反转”的同时最大化了存储带宽，简化了系统设计。这些设备具有支持D[x:0]、BWS[x:0]和K/K非输入的片上终端（ODT）功能，有助于消除外部终端电阻、降低成本、减小电路板面积并简化电路板布线。通过端口选择实现深度扩展，使每个端口能够独立运行。所有同步输入通过由K或K非输入时钟控制的输入寄存器，所有数据输出通过由K或K非输入时钟控制的输出寄存器。写入操作通过片上同步自定时写入电路进行。

商品特性

非合格的CYPT2642KV18和CYPT2644KV18器件，采用165球陶瓷柱栅阵列（CCGA）封装，具有相同的功能和时序特性
独立的读写数据端口
支持并发事务
250MHz时钟，实现高带宽
双字突发，降低地址总线频率
读写端口均采用双倍数据速率（DDR）接口（250MHz时数据传输速率为500MHz），时钟周期延迟为2.0
两个输入时钟（K和K非），实现精确的DDR时序
SRAM仅使用上升沿
回波时钟（CQ和CQ非）简化高速系统中的数据捕获
数据有效引脚（QVLD）指示输出端数据有效
片上终端（ODT）功能
支持D[x:0]、BWS[x:0]和K/K非输入
单个复用地址输入总线锁存读写端口的地址输入
独立的端口选择，用于深度扩展
当DOFF置高时，四倍数据速率（QDR II+）以2.0周期读延迟运行
当DOFF置低时，操作类似于具有一个周期读延迟的QDR I器件
核心VDD = 1.8V ± 0.1V；输入/输出VDDQ = 1.4V至VDD
支持1.5V和1.8V输入/输出电源
高速收发器逻辑（HSTL）输入和可变驱动HSTL输出缓冲器
采用165球CCGA（21×25×2.83mm）封装
JTAG 1149.1兼容测试访问端口
锁相环（PLL），实现精确的数据定位

数据手册PDF

放大查看下载PDF

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	144Mbit
	工作电压	1.7V~1.9V

	属性	参数值
	工作温度	-40℃~+85℃
	工作电流	1.08A
	待机电流	390mA
	功能特性	边界扫描(JTAG)功能