温馨提醒：图片仅供参考，商品以实物为准

CY7C2568XV18-600BZXC

品牌名称: Infineon/CYPRESS(赛普拉斯)
商品型号: CY7C2568XV18-600BZXC
商品编号: C2949180
商品封装: FBGA-165(13x15)
包装方式: 托盘
商品毛重: 1克(g)

商品参数

	属性	参数值
	工作温度	0℃~+70℃
	工作电流	910mA
	功能特性	边界扫描(JTAG)功能；内置延迟锁定环

商品概述

CY7C2568XV18和CY7C2570XV18是1.8V同步流水线SRAM，采用DDR II+架构。DDR II+由一个SRAM内核和先进的同步外围电路组成。读写地址在输入（K）时钟的交替上升沿锁存。写数据在K和K的上升沿寄存。读数据在K和K的上升沿驱动。每个地址位置关联两个18位字（CY7C2568XV18）或36位字（CY7C2570XV18），它们会顺序突发进入或离开器件。这些器件具有片上终端（ODT）功能，支持DQ[x:0]、BWS[x:0]和K/K输入，有助于消除外部终端电阻，降低成本，减小电路板面积，并简化电路板布线。异步输入包括输出阻抗匹配输入（ZQ）。同步数据输出（Q，与数据输入D共享相同物理引脚）与两个输出回波时钟CQ/CQ紧密匹配，消除了在系统设计中分别从每个DDR SRAM捕获数据的需求。所有同步输入通过由K或K输入时钟控制的输入寄存器。所有数据输出通过由K或K输入时钟控制的输出寄存器。写操作通过片上同步自定时写电路进行。

商品特性

72Mbit密度（4M×18、2M×36）
633MHz时钟，实现高带宽
双字突发，降低地址总线频率
633MHz时采用双倍数据速率（DDR）接口（数据传输速率为1266MHz）
2.5个时钟周期延迟
两个输入时钟（K和K上划线），实现精确DDR时序
SRAM仅使用上升沿
回波时钟（CQ和CQ上划线）简化高速系统中的数据捕获
数据有效引脚（QVLD）指示输出上的有效数据
片上终端（ODT）功能
支持DQ[x:0]、BWS[x:0]和K/K输入
同步内部自定时写操作
当DOFF置为高电平时，DDR II+ Xtreme以2.5个周期读延迟运行
当DOFF置为低电平时，操作类似于具有1个周期读延迟的DDR I器件
内核VDD = 1.8V ± 0.1V；I/O VDDQ = 1.4V至1.6V
支持1.5V I/O电源
HSTL输入和可变驱动HSTL输出缓冲器
采用165球FBGA封装（13×15×1.4mm）
提供无铅封装
JTAG 1149.1兼容测试访问端口
锁相环（PLL）用于精确数据定位

数据手册PDF

放大查看下载PDF

相似推荐

其他推荐

	属性	参数值
	商品目录	静态随机存取存储器(SRAM)
	接口类型	并口(Parallel)
	存储容量	72Mbit
	工作电压	1.7V~1.9V