SN74GTL16616DLR

SN74GTL16616是一款17位UBT收发器，可实现LVTTL-to-GTL/GTL+以及GTL/GTL+-to-LVTTL的信号电平转换。集成的D型触发器和D型锁存器支持透明、锁存、时钟触发和时钟使能模式的数据传输。此外，该器件可在GTL/GTL+电平下输出CLKAB的复制信号（CLKOUT），并可将GTL/GTL+时钟转换为LVTTL逻辑电平（CLKIN）。该器件为工作在LVTTL逻辑电平的插卡和工作在GTL/GTL+信号电平的背板提供接口。更高速度的操作得益于降低的输出摆幅（<1 V）、降低的输入阈值电平以及OEC电路。该器件允许用户灵活选择工作在GTL（VTT = 1.2 V 且 VREF = 0.8 V）或优选的高噪声容限GTL+（VTT = 1.5 V 且 VREF = 1 V）信号电平。GTL+是Texas Instruments对Gunning收发器逻辑（GTL）JEDEC标准JESD 8-3的衍生版本。B端口通常工作在GTL或GTL+信号电平，A端口和控制输入与LVTTL逻辑电平兼容且具备5 V容限。VREF是B端口的参考输入电压。5 V的VCC为内部和GTL电路供电，3.3 V的VCC为LVTTL输出缓冲器供电。双向数据流分别由输出使能（OEAB和OEBA）、锁存使能（LEAB和LEBA）和时钟（CLKAB和CLKBA）输入控制。时钟可由时钟使能（CEAB和CEBA）输入控制。对于A到B的数据传输，当LEAB为高电平时，器件工作在透明模式；当LEAB为低电平时，若CEAB为低且CLKAB保持高或低逻辑电平，A端口数据被锁存；若LEAB为低且CEAB也为低，A端口数据在CLKAB的低到高跳变沿被存储到锁存/触发器中。当OEAB为低电平时，输出处于激活状态；当OEAB为高电平时，输出处于高阻状态。B到A的数据流与A到B类似，只是使用OEBA、LEBA、CLKBA和CEBA。该器件针对使用Ioff的部分掉电应用进行了完整规范。Ioff电路会禁用输出，防止器件掉电时产生破坏性的反向电流。有源总线保持电路可将未使用或未驱动的LVTTL输入保持在有效逻辑状态。不建议在使用总线保持电路的情况下搭配上拉或下拉电阻。为了确保上电或掉电过程中保持高阻状态，输出使能信号应通过上拉电阻连接到VCC；电阻的最小值由驱动器的灌电流能力决定。

• 属于Texas Instruments Widebus家族产品
• UBT收发器集成了D型锁存器和D型触发器，可工作在透明模式、锁存模式、时钟模式或时钟使能模式
• OEC电路可改善信号完整性，降低电磁干扰
• 提供GTL缓冲的CLKAB信号（CLKOUT）
• 可实现GTL/GTL+信号电平与LVTTL逻辑电平之间的转换
• 支持A端口和控制输入的混合模式（3.3 V和5 V）信号工作
• Ioff支持部分掉电模式工作
• 数据输入的总线保持功能省去了在A端口使用外部上拉/下拉电阻的需要
• 分布式VCC和GND引脚可最小化高速开关噪声
• 闩锁性能超过JESD 78 II类规范的100 mA要求
• ESD防护超过JESD 22规范的2000-V人体模型（A114-A）要求