SN74HC166AIDREP
SN74HC166AIDREP
- 描述
- SN74HC166A-EP 8 位并行负载移位寄存器(增强型产品)
- 品牌名称
- TI(德州仪器)
- 商品型号
- SN74HC166AIDREP
- 商品编号
- C2869301
- 商品封装
- SOIC-16
- 包装方式
- 编带
- 商品毛重
- 0.284克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 移位寄存器 | |
| 功能 | 并行或串行至串行 | |
| 工作电压 | 2V~6V | |
| 元件数 | 1 | |
| 输出类型 | 推挽式 |
| 属性 | 参数值 | |
|---|---|---|
| 系列 | 74HC | |
| 分辨率(位) | 8 | |
| 工作温度 | -40℃~+85℃ | |
| 功能特性 | 异步清零功能;异步并行加载功能 |
商品概述
这是一款并入串出/串入串出寄存器,带有门控时钟(CLK、CLK INH)输入和优先清零(CLR)输入。并入或串入模式由移位/加载(SH/LD)输入设置。当SH/LD为高电平时,SH/LD使能串行(SER)数据输入,将8个触发器耦合,每个时钟(CLK)脉冲完成一次串行移位。当SH/LD为低电平时,并行(宽边)数据输入被使能,在下一个时钟脉冲完成同步加载。并行加载期间,串行数据流被禁止。时钟通过CLK的低到高电平边沿触发,经由一个2输入正或非门实现,允许将其中一个输入用作时钟使能或时钟禁止功能。保持CLK或CLK INH任意一个为高电平都会禁止时钟;保持任意一个为低电平都会使能另一个时钟输入。这允许系统时钟自由运行,可通过另一个时钟输入按命令停止寄存器。仅当CLK为高电平时,才可将CLK INH更改为高电平。CLR优先于所有其他输入(包括CLK),将所有触发器复位为零。
商品特性
- 受控基线
- 一个组装/测试工厂,一个制造工厂
- 增强型减少制造源(DMS)支持
- 增强型产品变更通知
- 合格谱系
- 符合JEDEC和行业标准的器件合格认证,确保在扩展温度范围内可靠运行
- 宽工作电压范围为 2 V 至 6 V
- 输出最高可驱动10个LSTTL负载
- 低功耗,最大Icc为80μA
- 典型tpd = 13 ns
- 在5 V电压下输出驱动为±4 mA
- 最大输入电流为 1 μA
- 同步加载
- 直接优先清零
- 并串转换
- LM211QDREP
- LM2738XMY/NOPB
- MSP430F47127IPZR
- LP3986TL-2828/NOPB
- TPA2012D2YZHR
- DRV5021A3QDBZR
- ADS1219IPWR
- SN74HCS30QPWRQ1
- SN74AHCT00NSR
- SN74ALVCH16823DGGR
- SN74CBT16210DL
- SN74LVC1G08MDBVREP
- LP3964EMP-1.8/NOPB
- MSP430F147IPAG
- SN74AHCT14N
- SN74ALVC32DR
- SN74CBT3253D
- SN74LVCHR16245AGR
- SN75DP120RHHR
- LP5900SD-2.0/NOPB
- SN65HVD1785P


