MC100LVEP34DTG

MC100LVEP34是一款低偏斜的÷2、÷4、÷8时钟生成芯片，专为低偏斜时钟生成应用而设计。内部分频器相互同步，因此，公共输出边沿均精确对齐。VBB引脚是内部生成的电源，仅该器件具备此引脚。对于单端输入条件，未使用的差分输入连接到VBB，作为开关参考电压。VBB也可为交流耦合输入重新偏置。使用时，通过0.01 μF的电容对VBB和VCC进行去耦，并将源电流或灌电流限制在0.5 mA。不使用时，VBB应悬空。 公共使能（EN）是同步的，因此只有当内部时钟处于低电平时，内部分频器才会被使能/禁用。这样可以避免在启用/禁用器件时，像异步控制那样在内部时钟上产生残缺时钟脉冲的可能性。内部残缺脉冲可能导致内部分频级之间失去同步。内部使能触发器在输入时钟的下降沿触发；因此，所有相关的规格限制均参考时钟输入的负边沿。 启动时，内部触发器将处于随机状态；主复位（MR）输入可实现内部分频器的同步，以及系统中多个LVEP34的同步。在PECL模式下，单端CLK输入操作限于VCC ≥ 3.0 V；在NECL模式下，限于VEE ≤ -3.0 V。

• 输出间偏斜35 ps
• 同步使能/禁用
• 用于同步的主复位
• 100系列具备温度补偿
• PECL模式工作范围：VCC = 2.375 V至3.8 V，VEE = 0 V
• NECL模式工作范围：VCC = 0 V，VEE = -2.375 V至 -3.8 V
• 开路输入默认状态
• 兼容LVDS输入
• 这些器件无铅、无卤素/无溴化阻燃剂，符合RoHS标准