MT55L128V36P1T-10

美光（Micron）零总线反转（ZBT）静态随机存取存储器（SRAM）系列采用高速、低功耗的CMOS设计和先进的CMOS工艺。美光的4Mb ZBT SRAM将256K × 18、128K × 32或128K × 36的SRAM内核与先进的同步外围电路和2位突发计数器集成在一起。这些SRAM针对100%的总线利用率进行了优化，在从读转换到写或反之的过程中消除了任何反转周期。所有同步输入都通过由正边沿触发的单时钟输入（CLK）控制的寄存器。同步输入包括所有地址、所有数据输入、芯片使能（CE#）、用于轻松扩展深度的两个额外芯片使能（CE2、CE2#）、周期开始输入（ADV/LD#）、同步时钟使能（CKE#）、字节写入使能（BWa#、BWb#、BWc#和BWd#）以及读/写（R/W#）。异步输入包括输出使能（OE#，可将其接地以最小化控制信号）、时钟（CLK）和休眠使能（ZZ，若未使用可将其接地）。还有一个突发模式引脚（MODE），用于在交错和线性突发模式之间进行选择。数据输出（Q）由OE#使能，并由CLK的上升沿锁存。写周期的宽度可以是1到4个字节，由写控制输入控制。所有读、写和取消选择周期都由ADV/LD#输入启动。后续的突发地址可以由突发推进引脚（ADV/LD#）控制在内部生成。突发模式的使用是可选的。允许为每个单独的读和写周期提供一个地址。突发周期在从基地址进行第四次访问后循环。为了实现数据总线的连续100%使用，流水线ZBT SRAM使用了延迟写周期。地址和写控制在片上进行锁存，以简化写周期，这允许自定时写周期。单独的字节使能允许写入单个字节。美光的4Mb ZBT SRAM由+3.3V VDD电源供电，所有输入和输出都与LVTTL兼容。用户可以选择2.5V或3.3V的I/O版本。该器件非常适合需要高带宽和零总线反转延迟的系统。

• 高频和100%的总线利用率
• 快速的周期时间：6ns、7.5ns和10ns
• 单一的+3.3V ±5%电源（VDD）
• 独立的+3.3V或+2.5V隔离输出缓冲电源（VDDQ）
• 先进的控制逻辑，实现最小的控制信号接口
• 单个R/W#（读/写）控制引脚
• CKE#引脚，用于启用时钟和暂停操作
• 三个芯片使能，便于简单的深度扩展
• 时钟控制和寄存的地址、数据I/O和控制信号
• 内部自定时、完全连贯的写操作
• 内部自定时、寄存的输出，无需控制OE#
• 休眠模式，用于降低功耗的待机状态
• 公共数据输入和数据输出
• 线性或交错突发模式
• 突发功能（可选）
• 引脚/功能与2Mb、8Mb和16Mb ZBT SRAM系列兼容
• 自动掉电
• 165引脚FBGA封装
• 100引脚TQFP封装