71T75702S75BGI
71T75702S75BGI
SMT扩展库PCB免费打样
私有库下单最高享92折
- 品牌名称
- RENESAS(瑞萨)/IDT
- 商品型号
- 71T75702S75BGI
- 商品编号
- C6463542
- 商品封装
- PBGA-119(14x22)
- 包装方式
- 托盘
- 商品毛重
- 1克(g)
商品参数
| 属性 | 参数值 | |
|---|---|---|
| 商品目录 | 静态随机存取存储器(SRAM) |
| 属性 | 参数值 | |
|---|---|---|
| 功能特性 | 自动掉电功能；边界扫描(JTAG)功能 |
商品概述
IDT71T75702/902是2.5V高速18,874,368位（18兆位）同步SRAM，组织形式为512K x 36 / 1M x 18。它们旨在消除在读写或写读之间切换总线时的总线死周期，因此被命名为ZBT™（零总线 turnaround）。地址和控制信号在一个时钟周期内施加到SRAM，在下一个时钟周期进行相关的数据周期，无论是读还是写。IDT71T75702/902包含地址、数据输入和控制信号寄存器，输出为直通式（无输出数据寄存器）。输出使能是唯一的异步信号，可在任何给定时间禁用输出。时钟使能（CEN）引脚允许在必要时暂停IDT71T75702/902的操作。当CEN为高电平时，所有同步输入将被忽略，并且内部设备寄存器将保持其先前的值。有三个芯片使能引脚（CE1、CE2、CE2），允许用户在需要时取消选择该设备。如果在ADV/LD为低电平时这三个引脚中的任何一个未被激活，则无法启动新的内存操作，但任何未完成的数据传输（读或写）将完成。芯片被取消选择或启动写操作一个周期后，数据总线将变为三态。IDT71T75702/902具有片上突发计数器。在突发模式下，IDT71T75702/902可以为呈现给SRAM的单个地址提供四个周期的数据。突发序列的顺序由LBO输入引脚定义，LBO引脚可在线性和交错突发序列之间进行选择。ADV/LD信号用于加载新的外部地址（ADV/LD = 低电平）或递增内部突发计数器（ADV/LD = 高电平）。IDT71T75702/902 SRAM采用IDT的高性能CMOS工艺，并封装在JEDEC标准的14mm x 20mm 100引脚塑料薄四方扁平封装（TQFP）以及119球栅阵列（BGA）中。
商品特性
- 512K x 36、1M x 18内存配置
- 支持高性能系统速度 - 100 MHz（7.5 ns时钟到数据访问）
- ZBT特性 - 读写周期之间无死周期
- 内部同步输出缓冲器使能，无需控制OE
- 单读写（READWRITE）控制引脚
- 4字突发能力（交错或线性）
- 单个字节写入（BW1 - BW4上划线）控制（可连接为有效）
- 三个芯片使能，便于简单深度扩展
- 2.5V电源（±5%）
- 2.5V（±5%）I/O电源（VDDQ）
- 由ZZ输入控制掉电
- 边界扫描JTAG接口（符合IEEE 1149.1）
- 封装在JEDEC标准的100引脚塑料薄四方扁平封装（TQFP）、119球栅阵列（BGA）中